双通道高速高精度流水线模数转换电路的实现

林海军

(厦门理工学院光电与通信工程学院，福建 厦门 361024)



双通道高速高精度流水线模数转换电路的实现

林海军

(厦门理工学院光电与通信工程学院，福建 厦门 361024)

为解决传统双通道构架仅适用于低速模拟数字转换电路(Analog-to-DigitalConverter,简称ADC)的问题，通过取消数字校准电路，去除信号通道中用于数字校准开关的方式，采用台湾积体电路制造公司(TSMC)0.18μmCMOS工艺，用双通道流水线构架实现了高速高精度ADC，确保ADC达到12位信号转换精度的同时，信号转换速度达到了200Ms/s.通过测试，该电路在模拟输入信号为10MHz，差分振幅为1.25V，电源电压为1.8V，信号采样频率200Ms/s条件下获得信噪失真比为64.7dB，无杂散动态范围为86.3dB，电路整体功耗为356mW，测试结果证实该设计在降低模数转换电路设计难度的同时节省了功耗.

模数转换；双通道；跨导运算放大器；采样保持电路

采样率大于100Ms/s,采样精度高于10位的模拟数字转换电路(analog-to-digitalconverter,简称ADC)被广泛应用在光通信、无线及有线通信系统和工业控制中[1].流水线构架的ADC由于其良好的采样速度、采样精度及功耗特性，在高速、高精度ADC中被广泛采用.然而，在流水线型高速高精度ADC设计中，各级子ADC内部的跨导运算放大器(operationaltransconductanceamplifier,简称OTA)的大负载驱动能力制约了ADC的工作速度，成为ADC整体电路设计的瓶颈.两通道ADC结构通过将电容负载平均分配到两个相同的ADC中，降低了每个ADC的驱动负载[2].双通道ADC是由两组独立ADC电路共享一个采样保持电路(sampleandholdamplifier，简称SHA)， 每个独立ADC的电容负载可以降为原先的一半，可有效降低OTA电路的驱动要求，进而降低其设计难度，同时由于每个独立ADC的功耗均为原ADC的一半，总体功耗不变.

双通道ADC中每个通道的数字输出相加平均后可获得最终模数转换的数字结果，同时每个通道的数字输出相减可获得两个通道输出的差值,该差值由电路失配等原因造成[3].传统的双通道ADC构架多采用数字校准技术[1-6],向各通道ADC中加入随机序列.然而加入随机序列会在信号路径中增加开关[4],其开关电阻会增加电路时间常数，降低信号转换速度，不利于高速ADC的设计[4-5].目前采用双通道构架的ADC电路其采样频率不超过100Ms/s.

为实现双通道ADC的高速信号转换，本设计提案不进行数字校准的双通道ADC电路，在信号路径中不增加开关，提高信号转换速度，使双通道ADC构架在满足信号转换精度的基础上可满足高速ADC的速度需求.同时各子级ADC的采样电容被平均分配给两组ADC，降低了子ADC内部OTA电路的设计难度.

1 双通道ADC的构架设计

一般12位流水线电路构架由5组2.5位子ADC及一个2位闪烁型ADC构成.VINP和VINN端连接模拟输入差分信号，每级子ADC输出2.5位数字信号，通过数字冗余处理，获得12位数字输出，如图1所示[7].为实现200Ms/s的信号采样速度，通过计算和仿真获得各级子ADC的内部OTA的性能要求如表1.

图1 一般12位流水线模数转换电路的构架图

参数OTA1OTA2OTA3OTA4OTA5直流增益/dB7868564432增益带宽积/GHz3.73.22.62.11.6负载/pF2.000.750.380.180.05

由表1可知各级子ADC中OTA的设计要求极为苛刻，尤其是第一级与第二级，要求在大负载下获得极高的直流增益与工作带宽.为满足设计要求，需要增加功耗及OTA输入MOS器件的尺寸，这会引入较大的寄生电容，从而限制OTA工作频率.因此，采用双通道结构降低负载对OTA设计极为重要.

本设计的双通道流水线ADC构架如图2所示，模拟信号通过SHA进行采样保持后进入ADC1与ADC2组完全相同的流水线ADC中进行数字信号转换，其结果通过平均计算与冗余计算，获得12位模拟输出.

图2 双通道流水线型ADC构架图

ADC1与ADC2的电容负载比一般12位ADC减小一半，ADC内部各级子ADC的OTA电路带宽与gm/C成正比，其中gm为OTA的跨导,C为电容负载.同时OTA电路功耗与gm成正比.ADC各级负载电容减小一半意味着相同带宽条件下OTA功耗为原来的一半，其信号噪声比会比单独ADC降低3dB，通过两组ADC数据的平均化处理，其信号噪声比获得补偿.

同时两组ADC的功耗相加与单独ADC的功耗相同，然而由于降低了OTA的设计难度，整体功耗会下降.与时间交织型ADC相比，本电路采用单独SHA进行采样，有效降低了通道间应因不同采样时序的无序抖动造成的信号失配.同时，根据电路设计需要，本电路还可适用于多通道流水线型ADC的设计.

2 ADC中采样保持电路的设计

采样保持电路是高速高精度ADC中最重要的电路.ADC的动态范围、信号失真、线性性能、噪声等重要技术参数都取决于SHA的性能.在本设计中采用了Flip-around型SHA电路结构，其电路构架由图3(a)所示.

为降低开关电荷的无序注入和时钟馈通效应对采样精度的影响，SHA采用了底极板采样技术,单端采样电容Cs的值为4pF.SHA的电容负载为两组ADC第一级子ADC的采样电容.为了降低采样开关的导通电阻，提高开关的线性性能，开关S1，S2，S1a采用了自举开关的构架.图3(b)显示了SHA内部的OTA电路构架，为了实现高直流增益和较大的工作带宽，OTA采用了带辅助放大器的增益自举折叠共源共栅放大电路结构.同时为了解决连续型共模反馈电路输出摆幅较小的限制，OTA电路的共模反馈采用了开关电容型共模反馈电路.

3 芯片测试结果

双通道流水线型ADC采用台积电0.18μmCMOS工艺进行设计和制作，其电源电压为1.8V.芯片面积为3mm×4mm，其中包含了提供基准时钟的DLL电路、时钟分配电路、带隙基准电压产生电路、比较器基准电压产生电路、SHA电路，双通道ADC电路、数字平均化计算部分和输出接口(low-voltagedifferentialsignaling简称LVDS)电路，芯片照片如图4所示.芯片测试时输入信号使用罗德R&SSMA100A信号发生器产生、基准时钟采用Si530芯片产生.

双通道ADC在输入信号为70MHz，采样频率为200MHz时的静态特性，包括积分非线性(integralnonlinearity简称INL)和差分非线性(differentialnonlinearity简称DNL),其中INL为-0.67/+0.62最低有效单元(leastsignificantbit简称LSB)，DNL为-0.79/+0.85LSB(如图5所示).

图6显示了在200MHz的时钟采样条件下输入信号频率为10MHz、70MHz，振幅为-1dBFS时的ADC输出信号功率频谱特性.在输入信号为10MHz时，ADC的无杂散动态范围(spurious-freedynamicrange，简称SFDR)为86.3dB，信号噪声与失真比(signaltonoiseanddistortionrate,简称SNDR)为64.7dB，有效位(effectivenumberofbits，简称ENOB)为10.5位.其功耗为356mW.

表2将该电路的测试结果与国际近期发表的论文测试结果进行了比较.通过表2可知，本项研究中不采用数字校准的双通道流水线ADC的主要动态性能指标均超过了目前国际近期发表的研究成果，尤其是采用0.18μmCMOS工艺条件下实现了较低的功耗.

表2 本研究的结果与国际最新研究成果的性能比较

4 结语

本项研究提出了无数字校准的信号转换精度为12位，信号转换速度为200Ms/s的双通道结构流水线型ADC电路结构.该方法能够有效的降低流水线ADC中各级子ADC中OTA电路的电容负载，降低其设计难度的同时节省了功耗.该方法的有效性通过采用台积电0.18μmCMOS工艺进行芯片试制和芯片测试得到了证明.在输入信号频率为10MHz的条件下其SFDR为86.3dB，SNDR为64.7dB，功耗为356mW.

[1]ARIASJ,BOCCUZZIV,QUINTANILLAL.LowpowerpipelineADCforwirelessLANs[J].IEEEJournalofsolidstatecircuits,2004,39(8):1 338-1 340.

[2]MCNEILLJA,COLNMCW,LARIVEEBJ.“SplitADC”Architecturefordeterministicdigitalbackgroundcalibrationofa16-bit1-MS/sADC[J].IEEEJournalofSolid-StateCircuits,2005,40(12):2 437-2 445.

[3]AHMEDI,JOHNSDA.An11-Bit45MS/spipelinedADCwithrapidcalibrationofDACerrorsinamulti-bitpipelinestage[J].IEEEJournalofSolid-StateCircuits,2008,43(7):1 626-1 637.

[4]FANJL,WANGCY,WUJT.ArobustandfastdigitalbackgroundcalibrationtechniqueforpipelinedADCs[J].IEEETransactionsonCircuitsandSystems,2007，54(6)：1 213-1 223.

[5]MCNEILLJA,COLNMCW,BROWNDR,etal.Digitalbackground-Calibrationalgorithmfor“SplitADC”architecture[J].IEEEJournalofSolid-StateCircuits,2009，56(2):294-306.

[6]YAGIT,USUIK,MATSUURAT,etal.BackgroundselfcalibrationalgorithmforpipelinedADCusingsplitADCScheme[J],IeiceTransactionsonElectronics,2011,94-C(7):1 233-1 236.

[7]SAHOOBD,RAZAVIB.A12-Bit200-MHzCMOSADC[J].IEEEJournalofsolidstatecircuits,2009,44(9):2 366-2 380.

[8]CHENYZ,CHENCX,FENGZM,etal.14-bit100MS/s121mWpipelineADC[J].JournalofSemiconductors,2015,32(1):065008(1-6).

[9]ZHOUJ,XULL,LIFL,etal.A10-bit120-MS/spipelinedADCwithimprovedswitchandlayoutscalingstrategy[J].JournalofSemiconductors,2015,36(8):085008(1-5).

[10]LIMY,FLYNNMP.A1mW71.5dBSNDR50MS/s13bitfullydifferentiaringamplifierbasedSAR-assistedpipelineADC[J].IEEEJournalofsolidstatecircuits,2015,50(12):2 901-2 911.

(责任编辑 宋 静)

Design of a 12-Bit 200 Ms/s Split-Based Pipeline ADC

LIN Haijun

(SchoolofOptoelectronic&CommunicationEngineering,XiamenUniversityofTechnology,Xiamen361024,China)

Thispaperpresentsasplit-basedpipelineADCfabricatedinTSMC0.18μmCMOStechnology.Toapplythesplit-basedarchitecturetohighspeedADC,theproposedADCeliminatesthedigitalcalibrationcircuitofADC,removesswitchesfordigitalcalibrationinsignalpathtoimprovetheconversionrateofADC.Itrealizes12-bitresolutionand200Ms/sconversionrate,andachievesanSNDRof64.7dB,SFDRof86.3dBwithanaloginputfrequencyof10MHzanddifferentialamplitudeof1.25Vwithoutdigitalcalibration.ThepowerdissipationofADCis356mWat1.8Vsupply.

ADC;split-based;OTA;pipeline

2016-08-20

2016-10-10

福建省自然科学基金项目(2014J01255)

林海军(1976-)，男，副教授，博士，研究方向为集成电路设计.E-mail:linhaijun@xmut.deu.cn

TN

A

1673-4432(2016)05-0051-05