一种改善宽带DDS带内平坦度的设计方法

王文涛，江友平，张　允，蒋路华

(1.解放军91033部队，青岛 266034；2.中国船舶重工集团集团公司第723研究所，扬州 225001)



一种改善宽带DDS带内平坦度的设计方法

王文涛1，江友平2，张允2，蒋路华2

(1.解放军91033部队，青岛 266034；2.中国船舶重工集团集团公司第723研究所，扬州 225001)

摘要：基于现场可编程门阵列(FPGA)加数/模转换器(DAC)的方式构建了宽带直接数字合成器(DDS)，提出了用一级均衡器粗调加一级带内幅度系数校正精调的方式来改善带内平坦度的方法,为大瞬时带宽信号在各种场合的应用提供了参考价值。

关键词：带内平坦度；宽带；直接数字合成

0引言

直接数字频率合成器(DDS)[1]以数字技术为基础,利用了从相位概念出发的频率合成原理，由于频率精度高、置频时间快、相位噪声低、相位连续等优点，被广泛应用于雷达、对抗、无线电通信、制导武器以及信号仿真等领域。随着频率合成技术的飞速发展，DDS的输出带宽、平坦度以及输出杂散成为制约该技术应用发展的瓶颈。但是随着超高速Si、GaAs器件的发展，DDS输出带宽的限制正在被克服[2]，宽带、超宽带DDS的应用已经成为一种需求，比如随着非常规雷达的发展，为了获得纵向分辨率，合成孔径雷达(SAR)和逆合成孔径雷达(ISAR)一般是通过发射大信号带宽来实现，这样对雷达信号模拟瞬时带宽提出了新的挑战，往往要求大于1 GHz[3]，甚至要求达到2 GHz，但由于产生的信号带宽太宽、器件的非线性和群延迟等原因，导致宽带信号模拟中幅度一致性很差(有时达到10 dB)，而SAR和ISAR信号模拟往往要求严格的带内平坦度，为了解决这一应用问题，本文对宽带DDS的输出带内平坦度作研究，为了节约成本，采取对基带带内幅度进行系数校正加幅度均衡的方式，以改善整个带内平坦度。

1幅度校正原理

DDS技术是一种把一系列数字量形式的信号通过数/模转换器(DAC)转成模拟量形式的信号合成技术[4]。目前最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC产生已经用数字形式存入的波形，正弦输出是最普遍的一种。工作时，频率控制字在每一个时钟周期内与N位相位累加器相加，得到的地址值去查正弦查找表只读存储器(ROM)，将查找表相位值转化成对应的数字化正弦幅度值，形成的波形序列经数模转换器(DAC)得到模拟量信号输出，最后经低通滤波器(LPF)实现平滑的正弦输出信号。传统的DDS生成方式如图1示。

图1　DDS原理框图

由于直接采用传统DDS芯片的方式一般不具备幅度调整功能，而采用现场可编程门阵列(FPGA)加DAC的方式可以产生具备幅度调整功能的DDS，采用FPGA加DAC的模式可以实现用户的任意可编程，这种方式即任意波形产生器的方式，很容易实现幅度的校正。其原理是通过实际测试得到DDS的带内功率曲线，通过加一级幅度均衡器进行幅度粗调，然后对实测功率作分析，通过在信号前端对数字域信号加一级幅度系数校正进行精确校准，

在必要时，可以根据多次测试结果对幅度系数作微调来满足系统平坦度的要求。具体实现是采用Xilinx ISE下的DDS 核构建高速DDS的方式产生所需数字量波形，在已知均衡器输出结果的情况下在数字域对波形幅度作系数调整，再通过高速DAC恢复出模拟量信号来达到整个系统对平坦度的要求。

DDS 核基本原理也是正弦查找表，其原理如图2示：工作在系统时钟fclk下，相位增量Δθ在每一个时钟周期内与累加器相加后经量化器得到正弦查找表的地址量供查找表寻址，最后形成正余弦波形数字量序列{sin[θ(n)]/ cos[θ(n)]}输出。输出的频率fout由以下公式得出：

(1)

式中:Bθ(n)为相位累加器位宽;fclk为系统时钟。

生成的序列经DAC后得到最终的模拟输出，本文就是基于FPGA加DAC的方式来改善DDS带内平坦度的。

图2　DDS核原理框图

2系统方案设计

系统由DDS板、滤波放大校准组件、电源等组成。DDS由高速DAC和FPGA以及相应的外围电路组成，滤波放大校准组件由滤波器、放大器以及幅度均衡器组成。系统具体组成框图见图3。

图3　系统组成框图

3DDS设计

图4　宽带DDS构成框图

单个DDS内核直接采用Xilinx ISE下的DDS核，时钟频率f设置为250 MHz，输出动态范围设置为84 dB，同时将相位增量即频率和相位偏置即起始相位设置为可编程方式，其它参数缺省即可，具体配置见图5。

本文中采用8个250 MHz的DDS核构建一个2 GHz采样率的DDS内核，构建的DDS核的频率、起始相位任意可设。参数的计算通过ISE软件下的System Generator工具实现。System Generator为Xilinx针对信号处理而开发的内嵌在Matlab下的数字信号处理(DSP)工具，能够在Matlab下使用图形化语言、m语言直接生成硬件描述语言(HDL)原码和网表。参数计算框图如图6所示。

图5　DDS Core配置框图

图6　宽带DDS参数计算框图

设用户输入频率为1 Hz精度，相位为1°精度，相位累加器取32 bit，由式(1)可得：

(2)

代入参数有：

式中：fout为用户输入频率，该处为1 Hz； Bθ(n)为相位累加器位数，该处为32 bit；fclk为单个DDS 核的采样时钟，该处为250 MHz。

式中：ΔP为DDS Core起始相位相差量；n为DDS Core的个数，此处为8。

式中：P为DDS 核起始相位；P0为用户输入相位，该处为1°。

4滤波放大校准组件设计

考虑到经过数字校正后，信号差损会比较大，此时信号的功率可能低于-20 dBm，对于一般的混频系统而言，中频端一般要求不低于-10 dBm，因此需要对DDS输出的中频信号作放大补偿，在补偿之前应对信号进行滤波处理，经滤波放大，再滤波，然后再经幅度均衡器后直接输出。校准组件设计图如图7所示。

图7　校准组件设计图

实际上由于器件的非线性、信号处理中的截位处理以及后端均衡器的插损不一致，经过均衡器后其平坦度可能与理想情况稍有偏差，这时通过在数字域对信号幅度作系数校正的方式加以精调，可以继续提高宽带信号的带内平坦度。

5校正系数设计

幅度校正系数的设计是基于DDS幅度可编程来实现的，经过测试，2 GHz采样宽带DDS的功率数据如表1示，功率曲线如图8所示。

表1　实测功率

图8　功率曲线

对各频点按最低输出功率进行归一化处理量化到最大输出得到各点归一化系数如图9所示，由于选用的DAC是14 bit位宽，DDS的输出也是14 bit位宽，故最大数字量输出为3FFF(十六进制)，乘以系数得到DDS校正系数kN(见表2)，按公式(6)对DDS core 的输出序列sin[θ(n)]作幅度调整，得到的序列sin(θ)N作为DAC的输入:

(3)

式中:sin[θ(n)]为正弦数字量序列;kN为各频点校正系数；N为各个频率点。

图9　归一化曲线

频率(MHz)系数校正系数k(Hex)频率(MHz)系数校正系数k(Hex)1000.9222373B055000.9349933BD51500.9234973B195500.9388893C152000.9247613B2E6000.9441343C6B2500.9260273B436500.9575073D463000.9272983B577000.9575073D463500.9285713B6C7500.9754693E6D4000.9298493B818000.9825583EE14500.9311293B968501.0000003FFF

经Matlab模拟仿真的信号其带内平坦度起伏在0.2 dB以内，功率曲线如图10所示。

图10　校正后功率曲线

实际应用中，对频率变化的控制要求步进更细、精度更高，因此要求对每个带内频率点幅度可控，对归一化曲线作6阶数据拟合得到校正曲线的拟合函数:

y=0.915 002+0.000 096 932 3×x-3.160 54×10-7×x×102+4.244 889×10-10×x×103-7.984×10-15×x×104-5.933 48×10-17×

x×105

(4)

式中：y为校正系数；x为各个频率点。

曲线如图11所示。

图11　拟合函数曲线图

由拟合函数可以得到任意频率点的校正系数kN，根据实际需要选择合适的频率步进对幅度作校正可以满足系统对平坦度的需求。

图12为实测的一个带宽100 MHz的线性调频信号，可见信号幅度的一致性较好。

图12　实测线性调频信号

6结束语

本文通过FPGA+DAC构建了宽带DDS，通过

对信号幅度均衡处理作粗调以及对数字域幅度作系数校正精调的方式，实现了对宽带DDS基带内信号功率平坦度的改善，保证了基带信号较好的幅度起伏特性，以便满足各种应用场合的需求。

参考文献

[1]程佩青.数字信号处理教程[M].北京:清华大学出版社, 2007.

[2]杨小牛,楼才义,徐建良.软件无线电原理与应用[M].北京:电子工业出版社,2001.

[3]蔡希尧.雷达系统概论[M].北京:科学出版社,1983.

[4]赵宏飞.4～8 GHz宽带DDS锁相扫频源的研制[D].成都:电子科技大学,2002.

[5]中航雷达与电子设备研究院.雷达系统[M].北京:国防工业出版社,2008.

A Design Method to Improve in-band Flatness of Wide-band DDS

WANG Wen-tao1,JIANG You-ping2,ZHANG Yun2,JIANG Lu-hua2

(1.Unit 91033 of PLA,Qingdao 266034,China;2.The 723 Institute of CSIC,Yangzhou 230037,China)

Abstract:This paper establishes wide-band direct digital synthesizer(DDS) based on the method of field programmable gate array (FPGA)+digital to analogue converter (DAC),presents the method using coarse adjustment of one-level equalizer + exact adjustment of one-level in-band amplitude coefficient emendation to improve in-band flatness,which provides reference value for the application of large instantaneous wide-band to various situation.

Key words:in-band flatness;wide-band;direct digital synthesis

DOI:10.16426/j.cnki.jcdzdk.2016.01.017

中图分类号：TN741

文献标识码：A

文章编号：CN32-1413(2016)01-0080-05

收稿日期:2015-07-06