一种基于LMX2531的L波段频率源设计

张冬

摘 要：采用片内集成压控振荡器（VCO）的锁相环芯片LMX2531，设计了一种用于射频收发机前端的L频段频率源。利用小数分频技术克服了整数分频锁相环所固有的高频率分辨率与相位噪声之间的矛盾，同时满足了高频率分辨率与比较好的相位噪声。利用单片机通用IO口对锁相环芯片进行逻辑控制，该频率源可实现1268～1360 MHz频率范围内任意步进频点的合成，并具有2分频输出控制功能。实际测试结果表明，该信号源具有优良的相位噪声和杂散抑制，具有易调试、集成度高、一致性好等优点。

关键词：锁相环 频率源 相位噪声 压控振荡器 收发机

中图分类号：Tn402 文献标识码：A 文章编号：1674-098X（2015）10（a）-0086-02

Designing of L-Band Frequency source based on LMX2531

Zhang Dong

（The 28th Research Institute，CETC，Nanjing Jiangsu，210000，China）

Abstract：AL-band frequency sourcebased on sigma-delta fractional-N phase locked loop （PLL） technologyis designed for RF transceiver， utilizingPLL chip integrated with a voltage controlled oscillator （VCO）. This frequency source solves the contradiction between high frequency resolution and low phase noise. By the control of the micro-controller， the frequency source can generate any frequency range from 1268MHz to 1360MHz.Experiment results show thatthe L-band frequency source has excellent phase noise and spurioussuppression. Meanwhile，it is easy to debugging，high integration，good consistency.

Key Words：Phaselocked loop（PLL）；Frequency source；Phase noise；Voltage controlled oscillator（VCO）；Transceiver

雷达、通信、电子对抗等技术的发展，对频率源低相噪、低杂散、捷变频、步进小等方面提出了较高要求[1]。频率合成技术包括直接频率合成和间接频率合成。锁相环频率合成作为一种间接频率合成技术[2]，就是利用一个频率源，通过分频器R产生参考频率，然后用锁相环把压控振荡器的频率锁定在某一频率上，由压控振荡器间接产生出所需要的频率输出。锁相频率合成器结构图如图1所示。

该文介绍一种基于小数分频锁相环技术的L频段频率源的设计过程，核心器件采用NI公司推出的锁相环芯片LMX2531。利用其小数分频频率合成器的功能，设计了一种应用于收发机前端的频率合成器。

1 小数分频锁相环及LMX2531芯片介绍

1.1 小数分频锁相环技术

锁相环技术存在以下矛盾：较高的频率分辨率要求较低的鉴相频率，而较低的鉴相频率将对应较大的分频比，进而导致锁相环带内相位噪声的显著增加[3]。小数分频锁相环能够将输出信号频率锁定在输入参考信号的小数倍上，解决了上述矛盾。小数分频锁相环的分频器N具有整数和小数两部分。分频器输出的瞬时频率与鉴相频率不等，将造成鉴相器产生锯齿状的相位误差，此相位误差经环路滤波器后到达压控振荡器，导致压控振荡器的输出频率附近产生尾数调制杂散。为消除这种杂散，人们发展了模拟相位内插和Σ-Δ调制技术。Σ-Δ调制技术采用一种提高频率分辨率的编码方法，使其不仅具有良好的噪声整形特点，并且可采用全数字化的架构，易于大规模集成，已经广泛应用于数字集成锁相环芯片中。

1.2 LMX2531芯片介绍

LMX2531是一种低功耗、高性能内置集成VCO的锁相环芯片。VCO输出频率范围为1268～1360 MHz，并可支持VCO的二分频输出。外部输入参考信号的频率范围为5～80 MHz，内部鉴相器最高鉴相频率为32 MHz。锁相芯片LMX2531采用Σ-Δ调制器，不但可以有效抑制杂散和相位噪声，还可以在保证环路带宽及锁定时间的前提下实现更精细的频率分辨率[4]。

该芯片内部主要包含了参考支路的R分频器、反馈支路的N分频器、VCO、鉴相器、电荷泵、Σ-Δ调制器和串行接口控制器等。芯片通过CLK、LE、DATA等引脚以SPI（三线串口）形式在CE引脚有效时将控制数据经DATA引脚写入芯片，对芯片内的11个寄存器进行相应配置，从而实现不同的功能。

2 电路方案设计

实现此小数分频频率合成器的原理框图如图2所示。

该方案电路实现主要由温补晶振、单片机、环路滤波器、锁相环芯片构成。外部参考信号由10 MHz的温补晶振产生。单片机MSP430F1121主要为锁相环芯片提供控制信号，对芯片内部的控制寄存器进行正确配置。

2.1 输出频率设计

锁相芯片的输出频率如公式（1）所示：

（1）

式（1）中，fOscin为参考晶振频率，R为参考支路分频系数，N为反馈支路分频系数，D为输出分频器系数。例如，要产生1314 MHz输出，参考晶振频率为10 MHz，R设置为1，N设置为131.4，D设置为1。

2.2 环路滤波器设计

芯片内部集成可数字化设置的阻容网络与外部环路构成环路滤波器，主要用于滤除电荷泵输出电流中的纹波和锁相环的部分低通型相位噪声。环路滤波器将电荷泵输出的含纹波的直流电流转换为压控振荡器的控制电压，进而控制VCO的输出频率。环路滤波器的设计主要包括开环增益带宽和相位裕度两个方面。为保证环路的锁定时间与环路的稳定性，通常将环路滤波器的环路带宽为鉴相频率的3%～10%，而相位裕度范围为30°～70°。使用NI公司设计仿真软件优化得到环路带宽为7.6 kHz，相位裕度为61.5°。

2.3 相位噪声估算

锁相环的带内相位噪声PN由基底噪声PNflat和闪烁噪声PNflicker通过（2）～（4）式进行计算。

（2）

（3）

（4）

其中，PN为锁相环输出信号的带内相位噪声，PNPLL指锁相环的归一化带内相位噪声，fPD为鉴相频率，N为VCO输出频率相对于鉴相频率的倍数。根据芯片手册，当电荷泵增益设置为16倍时，PNPLL为-212 dBc/Hz，采用小数分频锁相环模式，在此模式下，将使杂散平均化，所以LMX2531的带内归一化相位噪声将为-209 dBc/Hz。根据芯片手册，当载波归一化为1 GHz，10 kHz处闪烁噪声PNflicker（10 kHz）为-104 dBc/Hz。计算前提鉴相频率设为10 MHz，输出信号频率为1314 MHz。1 kHz处相位噪声为-90.44 dBc/Hz，10 kHz处相位噪声为-92.98 dBc/Hz。

3 测试结果与分析

针对以上设计，利用Agilent E5052A信号源分析仪对频点1314 MHz的相位噪声和杂散抑制进行测试，测试结果如图3所示。相位噪声分别为-85.69 dBc/Hz@1 kHz、-90.04 dBc/Hz@10 kHz，与2.3部分计算值较为接近。另外，测试在250 kHz偏频处的杂散抑制达到74 dBc以上。利用此小数分频锁相环可实现1268～1360 MHz之间任意步进频点输出，保证了良好的相位噪声和杂散抑制，并保持较高的频率分辨率。

4 结语

文章采用内置VCO的数字锁相环芯片设计了一种应用于射频收发机前端的低杂散、低相噪、高分辨率L频段频率源。该频率源输出信号的相位噪声和杂散抑制性能优良，通过单片机的实时控制，可实现1268～1360MHz之间任意步进频点的合成。此外，该频率源还具有体积小、集成度高、一致性好等优点，对设计其他高分辨率、低相位噪声、低杂散性能的小数分频锁相环频率合成器具有参考价值。

参考文献

[1] 杨俊安，钟子发，张昊.采用DDS+PLL结构的分析接收机频率合成器的研究与实现[J].无线电通信技术，2000，26（3）：48-50，61.

[2] 马俊合.利用PLL锁相环实现频率合成[J].电讯工程，2010（2）..

[3] 代传堂，柴文乾.基于小数分频锁相的X波段频率合成器设计[J].雷达与对抗，2012，36（4）：52-55.

[4] 王皓磊，仲顺安，李国峰.用于射频接收机的三阶多级Σ-Δ调制小数分频频率合成器的实现[J].北京理工大学学报，2013，33（3）：307-310，317.