刘伟
摘要:平板显示器因尺寸、清晰、外形轻薄等优势,使其逐步成为电视等视频显示设备的显示终端。出于我国对平板显示器数字视频后处理芯片的开发需求,本次研究对基于SDRAM控制器的DTV100视频后处理芯片的设计方案、相关技术指标以及软件实现方法进行分析,该设计方案以经济性、功能性等为原则根据规范制定芯片设计流程,以0.25um CMOS工艺技术实现视频处理集成电路。和同类芯片相比,此种芯片在性能、投入等方面更为优良,能够满足预期设计标准。
关键词:平板显示器;电视数字视频后处理芯片;设计;实现
中图分类号:TP311 文献标识码:A 文章编号:1009-3044(2015)21-0173-02
Design and Implementation of Post-processing Chip Flat-panel Televisions With Digital Video
LIU Wei
(MacroSilicon Technology Co.,Ltd. Hefei 230088,China)
Abstract: flat panel displays due to size, clear, thin appearance and other advantages, it gradually became a TV and other video display terminal equipment. After China's flat-panel display for digital video processing chip development needs of the present study was analyzed based on the video after DTV100 SDRAM controller design processing chip, the relevant technical specifications and software implementation, the design of programs to the economy, functionality as the chip design process based on the principle of developing specifications to 0.25μmCMOS technology for video processing integrated circuit. And compared to similar chips, such chips more excellent performance, investment, etc., to meet the expected design criteria.
Key words: flat panel displays; after TV digital video processing chip; design; realization.
平板数字电视是目前电视的发展趋势,然而彩电行业在由以往CRT阴极射线管向平板电视发展的过程中,我国并未抓住数字视频技术的发展机遇,在包括显示主板以及处理芯片等技术方面与发达国家相比均存在一定差距,现阶段平板数字电视的后处理芯片主要是由进口自欧美、日韩等国。因此为提升我国彩电业的市场竞争力,应积极对平板数字电视的核心芯片进行研发。以下本文就对基于SDRAM控制器的DTV100视频后处理芯片的设计方案、相关技术指标以及软件实现方法进行探讨,力求带动我国彩电业发展,具体如下。
1 芯片结构
本文研究的DTV100后处理芯片其主要功能为利用视频图像处理与数字视频技术,实现对普通视频信号、高清信号以及计算机视频信号的格式转换、扫描、三维降噪、升帧、画质改善、以及视频缩放等功能,从而可实现不同信号源与器件间的有效连接,并消除画面中的闪烁及色串等情况,提升画面品质与清晰度。其主要结构见图1。
DTV100芯片秩序通过内部SDRAM控制器实现三维降噪、升帧、去隔行、3:2电影模式处理等操作,不但有效减少I/0管脚,同时还大大降低了成本。
2 芯片主要技术指标
①兼容ITU656格式的YUV隔行信号、计算机信号、高清YPbPr等视频信号。②自适应降噪与运动补偿。③芯片的帧频转换以及输入等致使均转换成60Hz进行逐行扫描。④实现3:2电影模式自动检测与处理。⑤可实现垂直及水平两个方向的独立视频缩放。⑥可实现包括伽马校正、改善色度、细节增强等高画质的处理及改善工作。⑦嵌入OSD引擎以及MCU8051核。⑧可实现芯片自测试功能以及对比演示。
3 芯片的设计与关键技术的实现
3.1 芯片设计流程
本次研究的DTV芯片以由上至下的ASIC流程进行设计,具体设计流程见下图。
芯片的前端设计包括系统规格设计方案、子模块算法设计、联合仿真、时序验证、FPGA验证、ASIC综合以及硬件实现等几个方面。后端设计包括方案优化、布局布线设计、仿真验证以及芯片加工制造等。芯片采用0.25μmCMOS工艺进行设计,芯片版图面积为16.1平方毫米。逻辑电路共100万门,功耗设计为0.9w,以PQFP208工艺封装。
3.2 三维自适应降噪技术
3.2.1 技术的设计框架
为了能够有效减少视频画面里的色传及高斯噪声等现象,该芯片采用三维自适应降噪技术,此种技术原理是通过SDRAM进行上一帧图像信息的储存,再将当前帧数和上一帧数进行对比,取得帧差。视频输入模块需要先通过运动检测器对噪声进行预先检测,将检测结果作为控制降噪因子K值。检测器借助帧差对正在进行的帧图进行静止与运动的区分,边缘检测器需要对现图像进行细致检测,将检测结果作为降噪音质K值,Din与Dfd分别为输入帧与反馈帧,利用降噪因子K加权平均,得到Dout,当得出此数值的同时,将其存入SDRAM中,原理可用公式(1)表示:
Dout=KDin+(1-k)Dfd (1)
3.2.2 技术实现
算法硬件实现间图2,以行存为输入帧,并在SDRAM中读取反馈帧,并均作流水线储存,一次利于之后的检测及降噪因子选取。噪声水平与K值呈反比,k值越大,视频图像运动也越为剧烈。通常情况下,视频图像中静止的区域k值应当在0.1-0.5之间,运动的区域K值取0.5-0.8。分别处理亮度、色度时,为了在不同视频场景下进行相应的色串与降噪处理,其K值的选取也是不同的。
3.3 视频缩放技术
3.3.1 视频缩放的计算
为了有效解决不同分辨率时的视频图像失真问题,提出了基于双线性差值法的视频缩放技术,来解决图像在不同大小下失真问题。双线性差值法的公式如下。
注:公式(2)中V(i,j)是(i,j)点像素值,d为(I,j)点与(i,j)点间的距离。
先假设垂直缩放因子为m/n,将原图像与缩放后的图像中的某一部分截取,以原图像中的m个点(即缩放后图像中的n个点)设为一个循环,并在原图像中设立坐标系,假设原图像的像素均为边长1的格点,那么缩放后图像的格点则为m/n,同时两端像素点的距离边缘也将变为1/2,与m/2n,那么缩放后的某一像素点在原图像中对应的坐标则为:
3.3.2 设计的实现
本次研究的DTV100视频后处理芯片通过上述算法实现视频缩放,具体的硬件实现框架见下图。
写控制模块中根据垂直缩放或水平缩放,即行或点的顺序将原图像数据写入SDRAM,设每8行(或点)为一循环,比例映射模块将缩放比例等参数带入到公式(5)中,以输入行场为i值,缩放比例为d值,生成的输出有效信号,以此控制接下来的单元数据的写入与读取。并读取存入SDRAM存储器的数据,根据有效信号与数据,生成读地址,之后将计算所需要的V(i,j)与V(i+1,j)同时读取。再将比例映射模块得出的d值及读取模块带入到公式(2),得出由原图像按比例缩放的图像。
3.3.3 性能测试
将次新品与同类芯片进行性能比较,结果显示,其性能具有一定优势,并可代替国外同类进口产品,具体见表1。
此芯片经测试,其工作时钟能够达到120MHz,兼容高清、标清以及计算机等不同信号的处理,并可满足预期功能要求指标。在性价比、与动补偿、视频缩放、清晰度等方面都显示出了良好的性能,并可代替同类国外进口产品,且造价显著低于同类进口产品,值得推广。
4 结束语
为提升我国彩电业的市场竞争力,需要积极对平板数字电视的核心芯片进行研发,基于此种目的,本文对基于SDRAM控制器的DTV100视频后处理芯片展开分析,首先以芯片结构与主要性能指标作为切入点,之后从芯片设计流程、三维自适应降噪技术及其实现、视频缩放技术及其实现以及性能测试等几个方面对平板电视数字DTV100视频处理芯片的设计与实现展 开较为深入的探讨,希望能为相关人士提供些许参考。
参考文献:
[1] 魏先政,李风志,秦盼,等. 基于FPGA的AVS视频解码芯片验证平台设计[J]. 电子技术应用,2012(1):38-40.
[2] 陈星,史再峰,姚素英,等. 基于类定向测试的多制式视频后处理芯片验证[J]. 计算机工程,2012(15):251-253+257.
[3] 徐嵬,包蕾敏,马效愚,等. 平板电视接收机电磁兼容测试要求及项目验证[J]. 电视技术,2013(8):90-96.
[4] 霍宏艳,韩天鹏,徐嵬,等. 平板电视标准换版及强制性产品认证要求解析[J]. 电视技术,2013(14):93-95.
[5] 赵德伟,王永超. 基于多DSP与FPGA的视频处理平台硬件设计[J]. 电视技术,2014(09):75-80, 143.
[6] 卓城良,武彤,曾永玲,等. 对JJF1261.7-2013平板电视能源效率标识计量检测规则的解读与思考[J]. 中国计量,2014(7):126-127.
[7] 刘辉聪,孟海波,李华伟,等. 一款用于多媒体处理的异构多核系统芯片的可测试性设计[J]. 中国科学:信息科学,2014(10):1239-1252.