刘慧颖,李斌桥,高志远,姚素英
(天津大学 电子信息工程学院,天津300072)
数字像素图像传感器是一种在像素内部实现A/D 转换的图像传感器,它能够改善由于工艺尺寸的减小导致的噪声上升和电源电压降低对图像传感器的影响。现阶段实现数字像素共有三种方式,分别是脉冲宽度调制(PWM)[1]、脉 冲 频 率 调 制(PFM)[2]和 地 址 事 件 表 示 法(AER)[3~5]。其中,PWM 将光强信息转换为时域内的信息,减小了电路中的噪声对信号的影响,同时保持适当的功耗和电路面积。然而,由于像素内存储位数的限制,PWM的动态范围受到很大的限制。在固定帧频的情况下,弱光照信号的探测受到了很大的影响。
本文提出了一种自适应参考电压数字像素图像传感器,并设计了一种2 次曝光的工作方式,使其动态范围在原有基础上扩大了2 倍。
由于在空间上相邻的像素间的光强具有连续性,所以,距离较近的像素使用同一个参考电压能够解决固定参考电压带来的动态范围不足的问题。如图1 中所示,基于典型PWM 型数字像素阵列,将其分成大小相同的块,每个像素块含N 个像素,每个像素块设置一个参考电压产生模块,这种结构的参考电压能根据周围光强情况浮动。
以2×2 的像素块为例,工作时序如图2 所示。完整的工作模式包括2 次曝光。第二次曝光时间是第一次曝光时间的2 倍。设第一次曝光时间为Tint/2,则第二次曝光的时间为Tint。
图1 自适应参考电压数字像素电路结构图Fig 1 Structure of digital pixel circuit with self-adaptive reference voltage
第一次曝光开始时,像素阵列复位,S,S1,S2开关闭合。此时像素块内N 个光电二极管的CPD和采样电容CH并联一起,第一次曝光结束后,CPD结点上的电压作为第二次曝光电压的参考电压,并通过列级AD 输出。对于一个含有N 个像素的像素块,CPD结点上的电压VN_PD可表示为
其中,Vrst为像素复位电压,IN为光电流,为像素块内平均光电流,ΔV 为列级ADC 的量化单位,n1为第一次量化的数字值。第二次曝光开始时,像素阵列复位同时计数器复位。S3开关闭合,其他开关断开。VN_PD作为第二次曝光时比较器的参考电压。第二次曝光阶段,第N 个像素量化的时间值为
其中,Δt 为计数器的计数间隔,n2为时间信息量化的数字值。可以看出tPWM是和像素块内平均光电流相关的。
n1,n2均和光强呈反比。设Vrange为电压量化的范围,为了得到正相关的输出,分别用来表示,并减去平均电流第二步曝光的量化时间值Tint/(2Δt),那么,光强的总输出可表示为
图2 工作时序图Fig 2 Timing sequence diagram
设Vmax,Vmin分别是比较器能工作的最大电压和最小电压。k1,k2分别为电压量化和时间量化的精度。Vref-max为第二次曝光所能达到的最大参考电压,可以由下式来表示
如图3 所示,这种结构能探测的最小光强是以Vref-max做参考电压时,在第二阶段结束时到达参考电压的光电流。可探测的最大光强是以Vmin作为参考电压时,在一个时间量化单位结束时到达参考电压的光电流。因此,动态范围可表示为
而使用固定参考电压的典型数字像素的动态范围为
图3 动态范围分析Fig 3 Analysis of dynamic range
使用本文提出的自适应参考电压的方法和固定参考电压同时对原始图像进行处理。结果如图4 所示,可以看出采用自适应参考电压方法对图像的还原度优于采用固定参考电压的方法,光强值分布也最接近原始图像。
图4 仿真效果图Fig 4 Effects of simulation
电路中的误差会转换为时域上的误差最终体现在电路输出上。像素块内噪声包括散粒噪声,开关、参考电压产生模块产生的热噪声和闪烁噪声。散粒噪声可表示为
其中,Iph和Idark分别为光电二极管的光电流和暗电流。在第一次曝光时,参考电压模块噪声等效电路如图5 所示。
图5 第一次曝光时参考电压模块噪声等效电路Fig 5 Equivalent noise circuit of reference voltage module during the first exposure
其中,Cin为比较器的输入电容,gm12为运放的输入管跨导,Ron为开关的导通电阻。第二次曝光时,开关S3产生的噪声可忽略[6]。只需计算运放在输出端产生的噪声即可
所以,参考电压产生模块产生的总噪声对tPWM的误差可以表示为
由于在第一次曝光时,采样电容CH与像素块内其他光电二极管电容并联,其大小会影响参考电压的精确度,从而影响第二阶段曝光的数字输出值。定义输出偏差ε 来表征电路实际输出和理论计算值的偏差
式中 Nout为电路输出值,Ntheory为根据式(3)计算出的理想输出值。对于同一组光电流,选用不同的采样电容,其理想输出值和电路输出值的偏差如图6 所示。可以看出采样电容越小,实际值与理想值的偏差越小。但是根据公式(8),CH越小,引起的噪声就越大。因此,CH应该取一个适中的值。
图6 不同CH 下电路输出和理论计算值偏差Fig 6 Error between circuit outputs and theory values under different CH
本文采用65 nm CMOS 工艺和1.2 V,实现了4×4 的像素块电路,像素块内电路波形图如图7 所示。电源电压为1.2 V,比较器工作范围为0.5~1.1 V。参考电压产生模块所使用的运算放大器为两级折叠式共源共栅结构,输入范围0.5~1.1 V,直流增益为88 dB,相位裕度为71°,速度为20 M。列级ADC 采用Verilog A 编写的理想8 位ADC,计数器和像素内存储单元均为8 位。根据上文分析,CH取值为60 fF。
在复位电压为1.1 V 时,根据式(5)、式(6)计算可得,理想情况下的动态范围可从48 dB 上升到96 dB。通过仿真得到动态范围是88.16 dB。
图7 像素块内电路波形图Fig 7 Waveforms of circuit within pixels block
在较高光强条件下,理论值和输出值的对比如图8 所示。可以看出:电路输出比理论计算值偏小,这是因为比较器的输入管存在栅电容,导致等效CPD增大,根据式(9)、式(10),n2增大,输出减小。
图8 高光强下理论计算和电路输出的比较Fig 8 Comparison of circuit outputs and theory values under high luminous intensity
在较低光强条件下,理论值和输出值的对比如图9 所示。可以看出较低光强下,电路输出比理论计算偏小,除上述原因外,还因为比较器在工作电压较高时的传输时延较长,导致n2增大,输出减小。
图9 低光强下理论计算和电路输出的比较Fig 9 Comparison of circuit outputs and theory values under low luminous intensity
本文提出的自适应参考电压的PWM 数字像素结构能够将数字像素图像传感器的动态范围从48 dB 提升至96 dB。对这种结构中参考电压产生模块引入的噪声进行了详细的分析,并对参考电压产生模块采样电容引起的电路输出值偏差进行了分析和仿真。采用65 nm 工艺实现了一个4×4 的像素块电路,仿真得到的动态范围为88.16 dB,并在高光强和弱光强条件下分别将电路输出同理论计算值相比较,分析了产生误差的原因。这种自适应参考电压图像传感器在光强较弱的应用环境中,如航天、医用内窥镜等领域,有着有广阔的应用前景。
[1] Chung M T,Hsieh C C.A 0.5 V 4.95 μW 11.8 fps PWM CMOS imager with 82 dB dynamic range and 0.055% fixed-pattern noise[C]∥Proceedings of the 2012 IEEE International Solid-State Circuits Conference(ISSCC),2012.
[2] Chen Y,Yuan F,Khan G.A new wide dynamic range CMOS pulse-frequency-modulation digital image sensor with in-pixel variable reference voltage[C]∥Proceedings of the 51st Midwest Symposium on Circuits and Systems,2008.
[3] Crooks J P,Bohndiek S E,Arvanitis C D,et al.A CMOS image sensor with in-pixel ADC,timestamp,and sparse readout[J].IEEE Sensors Journal,2009,9(1):20-28.
[4] Lichtsteiner P,Posch C,Delbruck T.A 128×128 120 dB 15 μs latency asynchronous temporal contrast vision sensor[J].IEEE Journal of Solid-State Circuits,2008,43(2):566-576.
[5] Posch C,Matolin D,Wohlgenannt R.A QVGA 143 dB dynamic range frame-free PWM image sensor with lossless pixel-level video compression and time-domain CDS[J].IEEE Journal of Solid-State Circuits,2011,46(1):259-275.
[6] Gai Y,Geiger R,Chen D.Noise analysis in hold phase for switched-capacitor circuits[C]∥Proceedings of the 51 st Midwest Symposium on Circuits and Systems,2008.