一种实现合并单元同步采样的方案

Strategy of Implementing Synchronous Sampling for Merging Unit

范训冲1　万方华2　张　洪1

(江南大学机械工程学院1，江苏 无锡　214122；国网电力科学研究院无锡恒驰电器制造有限公司2，江苏 无锡　214000)

一种实现合并单元同步采样的方案

Strategy of Implementing Synchronous Sampling for Merging Unit

范训冲1万方华2张洪1

(江南大学机械工程学院1，江苏 无锡214122；国网电力科学研究院无锡恒驰电器制造有限公司2，江苏 无锡214000)

摘要：合并单元(MU)是实现对电子互感器信息采集的一个重要部件。为了实现合并单元的同步采样功能，保护现场设备的安全，根据IEC 61850协议，提出了一种采用FPGA实现同步采样功能的方案。利用全球定位系统(GPS)和高精度晶振,实现同步信号的产生。由于晶振本身存在误差，在同步脉冲丢失以后，提出一种误差消除策略。经过软件分析和试验论证，该方案大大提高了合并单元的同步精度。

关键词：合并单元同步采样误差消除互感器IEC 61850

Abstract：Merging unit (MU) is an important part for achieving information collection for electronic current transformer (ECT). In order to implement synchronous sampling function of MU, and protect field devices, in accordance with IEC 61850 protocol, the scheme of implementing synchronous sampling function by using FPGA is proposed, and the synchronous signals are generated by adopting global position system (GPS) and high precision crystal oscillation. Due to error exists in crystal oscillator itself, the error elimination strategy is proposed for situation of losing synchronous pulse. The software analysis and test verification show that this scheme largely enhances the synchronization accuracy of MU.

Keywords：Merging unitSynchronous samplingElimination of errorCurrent transformerIEC 61850

0引言

随着智能化变电站技术的逐步革新，电子式互感器也有了很大的发展。如今，国内外电子式互感器主要是Rogowski空心线圈和精密电容分压器技术[1]。与传统的电磁式互感器相比，电子式互感器具有体积小、质量轻、绝缘优良、无饱和、频带响应宽、数字化方便等优点[2]。

电子式互感器主要给继电保护和测控装置提供电压和电流信号，其精度影响着系统的运行状况。根据IEC 60044-8，合并单元的主要功能就是接收电子式互感器的12路电流电压信号[3]。如果这些信息量不同步采集，会造成测控装置和电表错误，导致继电保护产生错误的动作，所以在设计合并单元时，必须保证信息采集的同步性。

1合并单元的同步

1.1　合并单元同步的精度要求

根据电力系统时钟同步规范2008，同步精度要求如表1所示，信息采集同步的精度必须低于1 μs。

表1　同步精度要求

1.2　合并单元同步实现方法

实现合并单元同步的方法有很多，现阶段主要的几种同步方法说明如下[4]。

① 插值再采样同步

根据收到采样值报文的时刻，间隔层设备推算实际采样时间，然后采用插值算法计算出同步采样值。这种方法的优点是实现方式简单，不需要同步时钟源和光纤[5]; 缺点是不能实现以太网采样值传输，并且会引入较大的误差。

② 秒脉冲同步

通过光纤同步网输出秒脉冲，每秒钟对设备进行一次同步，消除内部时钟的走时误差。这种方法的优点是采样频率是不固定的，可以自己确定自己的采样频率;其次数据可以通过规定的帧格式进行以太网传输，而且没有插值法带来的误差。缺点是会用较多的光纤，当秒脉冲丢失后，会由于晶振的误差，对系统造成误差。

③ B码对时

该方式每秒以 BCD 码形式输出一帧含日期段、小时段、分段、秒段的信息。B 码信号一般有4种形式：RS-232 电平方式、RS- 422 电平方式、TTL 电平方式和调制信号。这种方法的优点是精度高，缺点是实现困难。根据各个方法的优缺点以及现场的情况，本次设计采用秒脉冲同步方法。

1.3　合并单元的同步实现

如图1 所示，合并单元的主要功能是接收7路电流信号和5路电压信号，将信号进行处理并传送给保护装置和测控装置[6]。

图1　合并单元定义

合并单元的同步主要实现3个功能：①秒脉冲识别;②产生采样脉冲;③秒脉冲丢失后的异常处理。

2秒脉冲的识别

根据IEC 60044-8标准，对秒脉冲要求如下：脉冲高电平持续时间th要达到10 μs 以上，两个脉冲的间隔t1要大于500 ms，脉冲频率为1 Hz[7]。输入波形如图2所示。

图2　合并单元同步时钟输入波形

现以50 MHz的晶振来说明秒脉冲的识别过程。

① 状态0：判断秒脉冲的到来。如果到来，则跳到状态1，否则跳到状态0。

② 状态1:计数器cnt进行计数，在cnt计数到500之前，不断检查脉冲是否出现两个低电平的周期。如果出现，则计数器清零，这个脉冲视为无效脉冲，跳转到状态0。如果计数器cnt超过500，则跳到状态2。

③ 状态2：判断脉冲持续时间，cnt继续计数，当计到 50 000 000±200(200是考虑晶振误差的存在)，再次判断秒脉冲是否到来。如果到来，则脉冲计数器cnt-pps加1，计数器cnt清0，跳到状态3;若没有，则计数器cnt清0，跳到状态0。

④ 状态3：判断cnt-pps的个数。若cnt-pps小于2，则跳到状态2；如果cnt-pps的个数等于2，则表示出现3个有效脉冲，跳到状态4。

⑤ 状态4：计数器cnt继续计数。当计到50 000 000±200时，判断下一个秒脉冲是否到来，若在这期间测得到高电平，则pps-right置1，pps-wrong置0，跳到状态4；若没有检测到高电平，则pps-right置0，pps-wrong置1，跳到状态5。

⑥ 状态5：等待秒脉冲回复信号pps-s的到来。如果到来，则跳转状态4；如果不来,则继续在状态5等待。

通过QuartusⅡ进行仿真，结果如图3所示。本次仿真程序设置的秒脉冲信号是1 ms。通过图3可以看出，在接收到3个正确的秒脉冲信号之后，便可以正确地识别秒脉冲信号。

图3　正确的秒脉冲信号输入

3采样脉冲的产生

在正常情况下，当pps-right为1、pps-wrong为0时，通过采样模块来产生同步采样脉冲。

根据IEC 60044-8[8]，系统支持80个点采样，在这我们选取80个点采样，采样频率为50 Hz，频率为4 kHz，这样采样一次的时间是250 μs，晶振的频率是50 MHz,我们使用cntct进行计数。当cntct等于12 500(12 500/50 MHz=250 μs)时进行采样。用另外一个计数器cnt2对采样的次数进行计数，当采样次数达到3 999时，判断pulse的上升沿是否到来，如果到来，则继续下一次采样，并且将cntct和cnt2清0;如果没有到来，则进入异常处理模块。

图4是采样信号的产生情况。当检测到正确的秒脉冲之后，系统产生采样信号catch。从图4可以看出，系统每毫秒产生4个脉冲。

图4　采样脉冲信号的产生

4异常处理模块

在秒脉冲丢失的情况下，pps-right为0、pps-wrong为1，这时进入异常处理模块来处理当下的情况。

随着运行时间的增长，温度、湿度的变化等因素，晶振的精度会出现一定程度的降低，而晶振的精度是影响同步精度的最关键因素[9]。

在正常运行时，由于秒脉冲的存在，1 s强制执行校正；当秒脉冲丢失时，需要通过一定的算法来实现系统的稳定运行。

由于晶振频率出现误差，在秒脉冲丢失的情况下，晶振的频率为50 MHz+ΔC，对于ΔC，传统的方法是将ΔC集中到最后一次采样时间。具体实施方法如下：在秒脉冲到来之前，记录晶振的频率Cn，C=(C1+C2+……+Cn)/n；当秒脉冲丢失时，ΔC=C-50 MHz，最后第一次采样为12 500+ΔC。这种方法存在一个误差的累积，时间一久，将无法实现同步。本文提出一种误差均衡策略，将ΔC平均分配到ΔC个采样周期上，所以ΔC个采样周期的时钟个数为12 501，而4 000-ΔC个采样周期为12 500。

ΔC个脉冲的理论时间值为:

(1)

ΔC个脉冲的实际时间值为:

(2)

误差为：

δ=T-t

(3)

假设ΔC为100，则误差为1.9 μs。这样仍不符合要求，需要再次分组。我们继续进行8组分样，将ΔC分到8个时间段，则8个时间段的理论时间值为：

(4)

实际时间值：

(5)

当ΔC为100时，δi=Ti-ti，可算出δi=0.24μs，符合要求。

异常秒脉冲处理如图5所示。

图5　异常秒脉冲处理

通过图5可以看出，当秒脉冲丢失以后，系统立即作出反应，能够很好地产生采样脉冲，保证系统的正常运行。

5结束语

合并单元是接收互感器信号的重要元件， 实现合并单元同步采样可以很好地保证系统的正常运行。本文从PPS信号接收，到采样信号的产生，再到异常情况的处理，提出了基于FPGA的解决策略方案。经试验论证，该方案能很好地实现合并单元的同步采样。

参考文献

[1] 黄益庄.智能变电站自动化系统原理与应用设计[M].北京：中国电力出版社，2011.

[2] 阳靖，周有庆，刘琨.电子式互感器相位补偿方法研究 [J].电力自动化设备，2007,27(3):45-48.

[3] 丁书文.综合自动化原理及应用[M].北京：中国电力出版社，2010.

[4] 赵应兵，周水兵，马朝阳.基于IEC61850-9-2的电子式互感器合并单元的研制 [J].电力系统保护与控制，2010,38(6):104-106.

[5] 晏玲，李伟，曹津平.采用 FPGA 实现合并单元同步采样的方案[J]. 电力自动化设备，2010,30(10):126-128.

[6] 贺敬凯 Verilog HDL数字设计实训教程[M].西安：西安电子科技大学出版社，2012.

[7] 吴仕平，丁网林，阙连元.基于 IEC61850 标准的电子式互感器接口同步的解决方案[C]∥电力系统及其自动化专业第二十三届学术年会，2007.

[8] 夏梁，梅军，郑建勇.基于IEC61850-9-2的电子式互感器合并单元设计[J] .电力自动化设备，2011,31(11):135-138.

[9] 窦晓波.基于IEC61850的新型数字化变电站通信网络的研究与实践 [D].南京：东南大学电气工程学院，2006.

中图分类号：TP29；TM76

文献标志码：A

DOI:10.16086/j.cnki.issn1000-0380.201507027

修改稿收到日期：2014-12-30.

第一作者范训冲(1989-)，男，现为江南大学机械工程专业在读硕士研究生；主要从事气体绝缘组合电器的研究。