全数字高频雷达应答器*

方 繁，周 浩，文必洋

(武汉大学 电子信息学院，湖北 武汉 430072)

0 引言

窄波束高频地波雷达用来探测海洋的风场、浪场、流场、海上移动船舰以及低空飞行目标，其分辨能力主要靠庞大的窄波速天线来决定。而宽波速高频地波雷达，由于其天线阵列简单，造价低，占地面积小，其对目标的分辨主要靠算法来提高，如单极子/交叉环天线[1-3]，由于单极子/交叉环天线是一种小口径的宽波束天线，海流与目标的定向往往通过超分辨算法(如MUSIC算法[4])来实现，因此需要对雷达接收机进行通道校准，也需要进一步检验雷达系统设备的可靠性与算法的准确性。对设计制造完成的雷达，要进行大量的对比试验来对雷达进行校准，验证雷达的功能，并且根据结果调节反馈参数以及改进算法，全部采用实物对比实验需要耗费大量的人力物力，并且调试周期较长。近年来也出现过雷达应答器的研制，适用高频雷达应答器的研究比较少且技术还不成熟。例如高频地波雷达应答器[5]主要应用于高频地波雷达，由模拟电路实现，它将接收到的雷达信号解调后经延时器芯片延时，再将延时后的信号调制还原成雷达信号，并且通过收发控制脉冲实现收发分时共用。它在一定程度上实现了接收机的通道校准和模拟目标回波的功能，但也存在自身固有的缺陷：(1)采用延时器对接收信号进行延时后发射，使得发射信号能够越过接收机的接收盲区，从而模拟目标距离对回波信号的影响，不能灵活方便地控制延时时间；(2)设计中引入了与发射信号不同步的时钟源，影响了回波信号与接收机本征信号相干性，从而引起相位扰动，导致相位无法校准；(3)设计中没有加入准确的多普勒信息，无法模拟目标的运动速度。又如高频地波雷达应答器的设计[6]，与前者的结构类似，性能方面没有较大的提高。

为了更好地模拟目标回波，实现雷达接收机通道校准和雷达系统设备与算法的检验，一些文献提出了基于DDS的雷达应答器，其设计思路主要为：已知雷达信号的波形参数，当检测到雷达信号时，用DDS产生已知波形参数的雷达信号并加入延时和多普勒信息后发射出去，从而模拟目标的距离及运动速度，实现雷达接收机的通道校准和算法检验。基于DDS的雷达应答器利用FPGA实现频率检测部分和系统控制部分，能够灵活地设置雷达信号的延时时间和改变多普勒信息，从而更好地模拟目标的距离及运动速度。但它需要知道雷达信号的波形参数，只能用于特定雷达，应用范围受到限制；并且用DDS产生的模拟回波信号的时钟源和雷达发射信号的时钟源不是同一个时钟源，因此模拟回波信号与发射信号的不相干性会引起相位扰动而导致无法对接收机的相位进行校准，从而无法对雷达接收机进行精确的通道校准。

针对上述问题，设计出了一种全数字高频雷达应答器，主要用于高频雷达系统。全数字高频雷达应答器采用全数字处理与控制模式，利用基于FPGA的FFT滑窗对雷达发射信号进行频率检测，能比较准确地定位雷达发射信号的到达时刻，同步触发全数字高频雷达应答器进行接收，从而可以准确地计算应答器的发射信号在雷达接收时间段内的延时范围，效率较高；利用FPGA中的RAM存储数字化地控制延时时间，且延时时间只受接收机接收时间段限制，一个帧周期内的延时相等，当前帧周期内的延时时间与前一帧周期内的延时相差一个常量，从而在接收信号中加入多普勒信息，因此不仅可以灵活地模拟目标的距离信息，还能模拟目标的运动速度，能很好地检验雷达系统设备的可靠性与算法的准确性；全数字高频雷达应答器与雷达的同步效果很好，没有引入其他频率时钟源，能较好地对接收通道进行幅度和相位校准，并且不需要知道雷达信号的波形参数，在一定程度上扩大了其应用范围和增加了应用的灵活性，并且将接收到的雷达信号进行存储主要为最大限度地保证应答器发射信号与原信号的相干性，从而能够对接收机通道的相位进行校准。它采用全数字模式，结构简单，易于控制和实现，体积小，易便携，很好地实现了接收机通道校准和雷达系统设备与算法的检验。

1 模拟目标距离与运动速度

高频地波雷达一般采用线性调频中断连续波（FMICW）波形体制，线性调频雷达发射一个具有一定重复周期T的线性调频余弦信号，在一个发射周期内发射信号的表达式为：

设目标距离产生的回波延时为τ，目标运动导致多普勒频率是Δω，回波信号为：

回波进入接收机后与本征信号混频，并经低通滤波器后，得到差频信号：

雷达应答器为模拟目标回波，需要发射一个信号与Sr(t)相同，或发射的信号与雷达接收机本征信号混频后与SΔ(t)相同。因此，雷达应答器为模拟雷达回波的延时特性(即目标的距离)，只需要将接收到的雷达信号延时一定时间后发射即可。

雷达应答器模拟多普勒频率(即目标的运动速度)：线性调频体制的雷达一般使用2次傅里叶变换求回波的多普勒频谱，在每一次线性调频扫频周期内对中频信号采样并进行傅里叶变换，称这一傅里叶变换为第一次傅里叶变换，目的是提取目标的距离信息；将第一次傅里叶变换结果的幅度按同一频率（同一距离元）按时间先后排列，得到第二次抽样信号，对第二次抽样信号进行傅里叶变换，即得到该距离元上目标的多普勒谱。进行这一处理的前提条件是式(3)中的多普勒频率Δω远小于单位距离元造成的频移2ατ，这意味着在一次线性调频扫频周期内，Δωt可以认为是一个常量，每增加一个线性调频周期，由多普勒频移导致的接收信号相位增加值为Δφ=ΔωT。因此，如果能产生一个信号，它使混频信号式(3)在每一线性调频周期增加一个固定相位值 ΔωT，且Δω远小于 2ατ，雷达应答器就实现了模拟回波多普勒频移的功能[7]。

2 全数字高频雷达应答器的硬件系统

全数字高频雷达应答器主要包括频率检测模块、存储延时模块、接收模块、发射模块、收发开关。频率检测模块为基于FPGA的FFT滑窗频率检测，存储延时模块为基于FGPA的RAM存储延时，接收模块主要由带通滤波电路与ADC采样电路组成，发射模块主要由DAC数/模转换电路与功率放大电路组成，其系统结构框图如图1所示。

图1 全数字高频雷达应答器硬件系统

3 全数字高频雷达应答器的信号处理

频率检测模块与存储延时模块为全数字高频雷达应答器的核心。频率检测模块为基于FPGA的1 024点FFT滑窗频率检测，窗的大小为512点，其功能类似于频谱监测。由于高频地波雷达一般采用线性调频中断连续波（FMICW）波形体制，其发射期与接收期由开关控制脉冲控制，且为不同的时间段。因此雷达应答器需要准确地判断雷达信号的到达时刻，从而将接收信号延时后发射的信号能在雷达接收机的接收期内，频率检测模块能比较准确地定位雷达发射信号的到达时刻，同步触发全数字高频雷达应答器进行接收，从而可以准确地计算应答器的发射信号在雷达接收时间段内的延时范围，效率较高。

图2 系统工作时序图

系统工作时的时序如图2所示，工作于接收和发射两个状态，初始状态为接收。在接收时，发射控制脉冲TP为低电平，控制收发开关使天线与接收模块接通而与发射模块断开，接收模块开始对来自天线的接收信号进行带通滤波和采样。此时从16位ADC采样电路输出的数字信号进入频率检测模块，频率检测模块中的RAM1对接收信号进行存储，频率检测模块中的RAM1为 1 536×16 bit，信号的采样频率为 40.96 MHz，RAM1 的存储时钟也为40.96 MHz。将采样输出的信号由低地址（起始地址）到高地址（结束地址）循环存入RAM1，最多存入1 024+512点的16 bit数据，RAM1存满后存储地址回到起始地址，新的数据从起始地址开始存入RAM1并覆盖之前存入的数据，第一次存入1 024个的数据时会产生一个脉冲信号fft_trigger，表示触发1 024点FFT处理，随后每存入512个数据都会产生一个脉冲信号fft_trigger，表示将前一时刻512个数据与当前时刻新的512个数据组成新的1 024个数据，触发1 024点FFT处理。FFT输入时钟为327.68 MHz，进行 1 024点FFT时需要1 024×3个FFT时钟周期，当存储点数达到1 024个时，开始将数据由低地址到高地址输入FFT模块，由于FFT模块的处理速度为数据采样速度的8倍，因此从数据开始进入FFT模块到FFT变换输出全部结果只需要384个采样周期，也为384个RAM1存储周期。此时只存入了1 024+384个点的数据，因此1 024点的FFT能在RAM存满前完成，达到了实时处理的效果，便于对FFT处理后的信号频谱进行分析以决定是否进入存储延时模块：如果接收的信号频谱中特定频率（雷达发射信号频率）信号的幅度大于门限值，则进入存储延时模块；如果接收的信号频谱中特定频率信号的幅度小于门限值，则等待fft_trigger信号并在fft_trigger的上升沿将RAM1中从第512个地址开始将数据送入FFT模块。继续对新的1 024点FFT处理后的信号频谱进行分析，以决定是否进入存储延时模块，如此进行512点滑窗直到信号频谱中特定频率信号的幅度大于门限值。此时产生一个脉冲信号above_thr，在above_thr上升沿产生一个脉冲信号r_trigger，表明接收到了雷达的发射信号，进入存储延时模块开始存储数据。存储延时模块中的RAM2的写地址递增记为Ain，当频率检测模块检测到的特定频率信号幅度小于门限值时产生一个脉冲信号below_thr，表明结束存储。此时发射控制脉冲TP为高电平，控制收发开关使天线与发射模块接通而与接收模块断开，准备发射。

在发射时，将存储的信号进行一定延时后发射，利用存储延时模块的RAM2存入和读出接收信号时本身是对信号进行确定时间的延时，也可根据实际需要再加入额外的延时，一个帧周期内的延时相等，当前帧周期内的延时时间与前一帧周期内的延时相差一个常量从而加入多普勒信息。延时完成后会产生一个脉冲信号t_trigger，表示触发发射并开始从RAM2中读出数据依次发射出去，信号通过发射模块的DAC模/数转换电路和功率放大电路经天线发射，发射时，存储延时模块中的RAM2的读地址递增记为 Aout，当Aout=Ain-512时，TP变为低电平，控制收发开关使天线与接收模块接通而与发射模块断开，进入接收状态，如此循环往复。

4 全数字高频雷达应答器的程序设计

系统程序设计的流程图如图3所示。系统上电后开始初始化，此时TP为低电平，系统工作在接收状态，接收模块开始工作并将ADC采样输出的数据存入频率检测模块中的RAM1，此时只需检测fft_trigger信号的上升沿：如果没有检测到fft_trigger信号的上升沿则继续等待，如果检测到fft_trigger信号的上升沿则开始进行FFT变换。对FFT结果进行分析，如果特定频率信号幅度小于门限值则继续进行1 024点滑窗FFT变换，如果特定频率信号幅度大于门限值则存储延时模块开始工作，存储延时模块中的RAM2开始对数据进行存储。存储过程中如果检测到特定频率信号幅度小于门限值则存储结束进入延时阶段，此时TP变为高电平准备发射，延时完成后开始发射，发射完成后系统重新进入接收状态。

图3 系统程序设计的流程图

5 实测结果

全数字高频雷达应答器在现场实验中取得了较好的效果，能很好地模拟目标的距离和运动速度，进而实现了接收机通道校准和雷达系统设备与算法的检验。现场实验中，由于雷达应答器的方位角与距离已知，雷达接收机接收到雷达应答器发射的信号后经信号处理得出应答器模拟目标的测试方位角，将测试方位角与实际方位角对比即可对雷达接收机通道在该方向进行校准。为了校准接收机的所有测试方向，需要将雷达应答器在雷达360°的方位上移动。同样应答器模拟的目标距离和速度信息已知，雷达接收机接收到雷达应答器发射的信号后经信号处理得出应答器模拟目标的测试距离与测试速度，将其与实际的模拟目标的距离和速度对比即可检验雷达系统设备的可靠性与算法的准确性。图4为现场实验得到的二维距离多普勒谱图，图5为现场实验得到的多普勒谱图。由图4和图5可见，在第8个距离元(即 20 km)处出现目标信号，此信号为雷达应答器所模拟的目标回波信号，信号的信噪比约为15 dB，经信号处理后可以得到此模拟目标的方位角、距离和运动速度，将其与实际设定的方位角、距离和运动速度对比即可对雷达接收机进行通道校准，也可以进一步检验雷达系统设备的可靠性与算法的准确性。

图4 二维距离多普勒谱图

图5 多普勒谱图

6 结论

全数字高频雷达应答器采用基于FPGA的全数字处理与控制模式，不仅可以灵活地模拟目标的距离信息，还能模拟目标的运动速度，能很好地检验雷达系统设备的可靠性与算法的准确性。它与雷达的同步效果很好，没有引入其他频率时钟源，能较好地对接收通道进行幅度和相位校准，并且不需要知道雷达信号的波形参数，在一定程度上扩大了其应用范围，增加了应用的灵活性，并且将接收到的雷达信号进行存储主要为最大限度地保证应答器发射信号与原信号的相干性，从而能够对接收机通道的相位进行校准。

[1]高火涛，杨子杰，吴世才，等.OSMAR2000相控阵天线的分析与设计[J].武汉大学学报(理学版)，2001，47(5)：536-540.

[2]潘超，文必洋，周浩.单极子-交叉环天线阵波束形成的分析[J].电波科学学报，2013，28(1)：07-13.

[3]高火涛，郑霞，李杰，等.HFSWR单极子/交叉环天线阵的自适应抗干扰[J].电子学报，2003，31(10)：1532-1535.

[4]HONG J，PARK S，JEONG S，et al.Adaptation mode controller using multiple signal classification for GSC-based beamforming[J].Electronics Letters，2013，49(17)：1076-1078.

[5]武汉大学.高频地波雷达应答器：中国，CN03235739.7[P].2004-03-10.

[6]王锦华，石振华.高频地波雷达应答器的设计[J].计算机测量与控制，2004，12(12)：1195-1198.

[7]文必洋，陈林松，杨子杰，等.利用DDS器件设计高频雷达回波模拟器[J].武汉大学学报(理学版)，2001，47(5)：585-588.