一种基于FPGA的新型光数据分析仪设计

孙述桂 张骞

【摘要】 为完成对某型号SDH设备、PDH设备光接口状态的检测，提出了一种利用FPGA技术实现PDH、STM- 1、STM- 4光接口全集成的测试方案。

【关键词】 1B1H编解码 PRBS MSTP

一、前言

当前，随着光纤通信技术的飞速发展，SDH、MSTP设备在城域网、电信网等领域发挥着重要的作用。同时，鉴于历史因素，以前搭建的光纤传输网络中仍然有部分PDH设备。且SDH、MSTP设备成本较高，带宽利用率相对较小，所有在传输带宽要求不高的光通信传输网络中，PDH还在发挥着作用。本文提出了一种能够测试指定厂商生产的PDH光接口和标准STM-1、STM-4光接口的通用光数据分析仪的解决方案。

二、硬件设计

硬件总体设计如图 1所示。

如图，测试仪的光接口接收方向经一2×2电平交叉开关芯片的输入，电平交叉开关芯片的输出一路直接进入FPGA，另外一路则连接到E1映射/解映射集成电路上。同理，光接口发送方向硬件连接与接收方向类似。通过FPGA控制电平交叉开关芯片的选通引脚，可实现光接口在FPGA和E1映射/解映射芯片之间的切换，也就是光接口在PDH和SDH之间的类型切换，这样设计节约了硬件开销。

为了对集成电路进行配置和提供可视化界面，测试仪采用一颗32位的嵌入式CPU芯片，实现显示屏的显示和按键的扫描。同时提供了一个串口用于测试仪软件的升级和维护。

三、软件设计

本设计软件部分由FPGA模块、CPU底层2部分组成。FPGA模块

FPGA模块主要有两个功能，一是实现PDH的E1信号复用和解复用、1B1H编解码；二是实现E1信号的HDB3编解码；三是实现PRBS的插入与误码检测。

PRBS 插入与误码检测

本设计使用的PRBS（伪随机序列）速率为标准2.048Mb/ s，速率等级采用215-1，相位“正”、“反”可选。检测部分电路采用帧头检测法，在伪随机序列中插入固定的帧头“0011011”，这也是PCM标准帧头，在接收端通过检测帧头信号实现同步，当连续16次在正确位置检测到帧头信号则认为帧同步，当帧同步后，将信号送入比较器，比较器本地生成一个与发送PRBS模块一样的PRBS，并将本地PRBS序列和同步后的信号进行比较，以1024个bit为一个比较序列，设置数据正确指示信号，用于指示当前比较的结果。另外设置误码计数器，用于存储错误发生时，产生的误码bit数。

E1信号成帧

本设计将PRBS封装到标准的E1信号，复用进PDH光通道中，或映射到SDH的VC-12中。从而实现PDH光通道的性能监控和对SDH低阶支路状态的监控。通常，E1有5种帧格式：非成帧、PCM30、PCM30CRC、PCM31、PCM31CRC。对这5种帧格式，本设计做了较为灵活的处理，将设计主要分成3个通用模块：帧头生成电路、复帧生成电路、CRC校验电路。对这三个模块进行简单的配置，即可实现相应的帧格式。

HDB3编解码

在二进制消息代码序列中，HDB3码的编码规则：

（1）当连“0”的数量不大于3时，HDB3编码规律与AMI码相同；（2）当出现4个或超过4个连“0”时，将每4连“0”小段的第4个0变换成与前一非0符号（+1或-1）同极性的符号，用“V”脉冲表示，以破坏AMI码极性交替规律.所以，“V”脉冲称为破坏脉冲，“V”脉冲和前3个连“0”（“000V”）称为破坏节；（3）为了使脉冲序列不含直流分量，必须使相邻的破坏点V脉冲极性也交替；（4）当相邻V符号之间有奇数个非0符号时，能保证（2）和（3）条件成立；当有偶数个非0符号时，则得不到保证，这时应将该小段的第1个“0”变换成“+B”或“-B”，B符号的极性与前一非0符号相反，并让后面的非0符号从V符号开始再交替变化[1]。本设计采用D触发器和与门、或门等门级电路实现HDB3编码和解码。

1B1H编解码

1B1H码：把B1～B4、H1～H4交替按顺序编排，以同步复接方式形成线路码流。码速率约为68Mb/s，B1-B4各传输120个话路，H1、H3各传输120个话路，H2可传输60或90个话路，因此1B1H线路码可传输780至810个话路。比普通（34Mb/s）多传输330个话路，传输速率提高了一倍。电路简单，最大连“0”、“1”为4，具有良好的传输特性，可靠性高，误码检测精度高，缺点是码速率提升大，灵敏度代价高。

1B1H帧结构如下：

图 2 1B1H码结构

本设计编解码模块采用读写脉冲速率差异的方法实现H码的插入。读出脉冲速率比写入脉冲速率高，这样B码分组后出现多余的空位，在此多余空位插入H码。

软件设计框图如图 3、图 4所示。

CPU底层程序设计

CPU底层程序主要由以下模块组成： 显示控制模块、按键扫描模块、性能监控模块。

本设计采用了一个65K色的TFT显示屏，显示屏通信方式为串口，显示屏与CPU之间数据吞吐量较大，因此底层软件设计了一个环形缓冲器，环形缓冲器定长256byte。另外，为矩阵键盘设计了一个专门的扫描算法，设计了一个状态机，将正确的按键路径存储在一个查找表中，状态机根据查找表的内容做出相应的操作或者提示。同时查找表中有无效操作项，当用户采用了无效操作后，给出提示，让用户重新操作。

底层软件设计了一个性能监控模块，创建了一个告警监控任务，该任务即时监控FPGA送出的当前E1信道上的误码情况，从而实现对PDH光口和SDH光口低阶的监控。FPGA同时将E2复用和1B1H编解码的信道误码和告警报告给CPU，由CPU显示控制。为了监控SDH再生段、复用段误码情况，底层软件创建了一个分析任务，读取E1映射/解映射芯片的B1、B2字节，通过B1、B2字节的情况判断当前光接口再生段、复用段是否误码。

底层软件设计了一个SDH开销字节监控模块，并在显示屏上设计了一个可视化窗体，用于显示当前SDH开销字节的具体值，并能通过可视化窗体向被测设备开销字节中插入数值。

四、总结

本设计提出的光数据分析仪解决方案完美的将对PDH设备光接口和SDH设备光接口的测试功能集成在了一个体积小巧、功耗较低的便携式仪器上。设计完成的样机有美观简洁的可视化窗体和灵活的功能按键，这使仪器具有很高的操作性。

参考文献

[1]徐进 一种基于VHDL的HDB3码编码器的设计技术[J/OL].《电子工程师》，2008：1[2013.1.6]