基于仿真的14Gbps高速通道设计与优化*

孙 岩,黎铁军,艾明哲,胡 军,曹跃胜

(国防科学技术大学计算机学院，湖南 长沙 410073)

基于仿真的14Gbps高速通道设计与优化*

孙 岩,黎铁军,艾明哲,胡 军,曹跃胜

(国防科学技术大学计算机学院，湖南 长沙 410073)

信号传输速率是衡量高性能计算机系统的一项重要指标，随着现代高性能计算系统中的信号传输速率达到并超过10 Gbps，快速提高的信号速率使得高速通道的设计面临严峻挑战。基于信号完整性仿真分析，对一款14 Gbps高速通道进行优化设计。通过手动3D建模与真实模型提取的混合建模技术提高仿真速度，采用全通道协同仿真预测高速通道的整体性能和瓶颈，并重点对过孔、介质材料、线宽和线间距等进行仿真实验与优化，成功实现了14 Gbps高速信号的稳定传输。

高速通道；信号完整性；仿真；3D建模

1 引言

在现代高性能计算系统中，信号传输速率是一项重要的技术指标，提高频率和互连传输速率一直是硬件设计者不懈追求的目标[1]。目前主流的高性能计算系统中互连传输速率已经达到或接近10 Gbps[2]，一些系统甚至已经超过该速率[3]。然而，随着传输速率的不断提高，由于损耗引起的信号上升沿退化加剧，时序裕量逐渐减小，寄生效应更加显著等，这些因素使得高速通道的设计面临越来越严峻的挑战。高速通道设计必须消除或减少高速信号传输过程中影响信号完整性的各种因素，突破传输通道设计与工艺上的约束，实现芯片间高速信号的互连传输。芯片间的信号传输速率已经成为制约全系统性能的瓶颈，怎样使用较小的代价实现更高的信号传输速率，是现代高性能计算系统设计中必须考虑的问题。

在高速通道设计初期，创建元器件、关键网络和整个系统的电气电路模型并进行局部和系统级的仿真，可对通道的性能进行预测，从而指导优化设计[4]。基于仿真的设计不仅使得设计过程可控，而且还可减少设计风险，降低设计成本[5]。本文主要针对一款14 Gbps高速通道进行设计与优化，设计和优化过程都基于仿真的指导进行。在仿真中，通过使用手动3D建模与真实模型提取的混合建模技术提高仿真速度，采用全通道协同仿真预测高速通道的整体性能和瓶颈，并根据仿真分析的结果，重点对过孔、介质材料、线宽和线间距等进行仿真实验与优化。结果表明，基于仿真的高速通道设计优化方法较好地预测了整个通道的性能瓶颈，降低了分析难度，从仿真结果来看成功实现了14 Gbps高速信号的稳定传输。

2 模型建立与验证

14 Gbps高速通道中影响信号质量的主要因素有连接器、过孔和传输线等。在进行全通道仿真之前，必须对以上要素建立准确的模型，或对已有的模型进行验证。模型验证有两个目的：(1)确保所验证的模型对该元素电气特性的描述准确无误，(2)对单个模型的参数进行验证和扫描，了解该元素的电气特性变化趋势和规律，为通道的优化提供依据。

2.1 连接器模型的验证

为了提高信道中的数据传输速率，减少由于损耗引起的信号完整性问题，连接器在设计时会综合考虑引脚排列、板卡间距、介质材料及信号完整性等因素，提供低损耗、低串扰和阻抗匹配性能强的连接器模型。在进行全通道仿真时只需验证连接器模型的电气特性是否准确，从而缩短了仿真周期，减小了建模与真实模型电气特性存在的差异。

在14 Gbps高速通道仿真中，连接器供应商提供了S参数模型和测试结果，测试得到的连接器模型的S参数如图1所示。进行全通道仿真前需采用仿真软件对连接器S参数模型进行验证，确保S参数模型电气特性满足设计要求。根据连接器S参数模型验证的条件提取的S参数如图2所示。

Figure 1 S parameter of connector model图1 连接器模型的S参数

Figure 2 Extracted S parameter of connector model图2 连接器模型验证提取的S参数

对图1和图2验证提取的S参数图进行比较，插入损耗基本相等，在10 GHz均为-30 dB；测试得到的S参数远端串扰比验证提取的略小，但趋势相同，满足仿真要求。分析可知，造成微小差异的主要原因有：(1)模型验证时由于软件限制有些条件无法满足，如背钻、桩线长度等；(2)模型验证时传输线采用的是无弯折的直线，这与真实连接器模型不完全一致。

2.2 过孔的建模与优化

过孔是印制电路板和封装结构最常用的一种电路模型，能够为不同板层的电路板提供电气连接。随着传输速率的不断升高，在进行电路设计时也要充分考虑过孔的电气特性。因此，准确的3D建模对高速互连系统的信号完整性起着至关重要的作用。

因为过孔会导致很大的阻抗突变，损耗较大，因此高速走线在板上一般不换层。过孔主要是板间连接器的压接孔，采用仿真软件建立过孔模型时需考虑以下四个关键因素：(1)孔径；(2)焊盘；(3)反焊盘；(4)桩线。

经研究发现，过孔的残桩(Stub)会显著增加过孔的寄生电容，造成信号的衰减。背钻可以有效减少Stub的电容效应。如图3所示，假设信号在S2层出线，如果没有背钻，信号从Top层传入后在S2层处分开成两部分，一部分继续沿着过孔Stub传输到底部开路后全反射回来，在S2层位置又分为两部分。若Stub较长，则过孔会产生一个较低的谐振频率点，从而对插损造成很大的影响。

Figure 3 Stub of via and backdrill图3 过孔Stub及背钻

在进行高速互连PCB板的设计中，传输线互连采用差分耦合模式以提高信号的抗干扰能力，因此过孔应采用差分过孔模型。正确设置材料属性和叠层参数后，通过改变孔径大小、焊盘/反焊盘尺寸以及桩线长度，建立不同的3D模型并提取S参数，从而对过孔模型进行优化。优化后的差分过孔模型如图4所示，其中过孔半径为9 mil，焊盘半径为17 mil，反焊盘半径为21 mil，背钻深度为100 mil。

Figure 4 Differential via model图4 差分过孔模型图

经过仿真分析发现，过孔的桩线长度对插损影响很大，故对桩线的长度进行仿真优化。保证其它参数不变，使背钻深度范围为0 mil～100 mil、步长为20 mil进行仿真，得到的回损和插损如图5所示。

Figure 5 S parameter of variational depth of backdrill图5 背钻深度改变引起的S参数变化

从图5中可以看出：随着背钻深度的加深，回损逐渐变小；随着背钻深度的加深，从图5b可知，插损出现的谐振频率点往高频移动，当背钻深度为0 mil时(即无背钻的情况)，插损在9.5 GHz出现明显谐振；当背钻深度为100 mil时(残留Stub约为16 mil)，插损在仿真频率范围内无谐振出现。因此，在14 Gbps信号通道中，对过孔进行背钻处理可显著改善信号质量。

2.3 传输线的建模与优化

传输线作为信号传输的载体，随着频率升高，上升边沿退化加剧，传输线的电气特性成为影响信号完整性的主要因素之一。在高速互连系统中，单一网络中由于阻抗突变会引起反射，多个网络之间存在串扰，为减小反射和串扰所引起的损耗，需对传输线进行3D建模仿真优化。

(1)子板材料仿真。

由于子板上高速走线较短，而N4000-13SI板材比FR4成本高得多，综合考虑下采用仿真分析FR4板材与N4000-13SI板材的区别，从而确定子板材使用的材料。

子板材料改变时，调整对应的线宽，而线间距保持不变，以减少串扰改变的影响，具体见表1。

Table 1 Simulation conditions of daughter card表1 子板仿真条件

根据表1中的条件，在版图文件中查看到高速线的长度约为2 218 mil，建立仿真模型，如图6所示，仿真得到的S参数结果如图7所示。

Figure 6 Simulation model of differential microstrip lines图6 微带差分线仿真模型

Figure 7 Simulation results of daughterboard图7 子板仿真结果图

从结果可以看出，FR4材料与N4000-13SI材料相比，N4000-13SI材料回损更好，插损略有减小，故子板上可以采用FR4材料，相对于N4000-13SI，FR4材料的性能变化较小，能够大幅度降低成本。

(2)背板线宽线间距的仿真优化。

在10 Gbps传输通道的设计中，主要采用的线宽/线间距/线宽为5/5/5；而在14 Gbps通道中，由于频率变高，损耗与串扰变大，是否可以沿用原来的线宽与线间距有待分析。本文采用仿真进行验证。

背板选择S4层走线，在版图文件中查看到高速线的长度约为7 547 mil；设置不同的线宽和线间距，如表2所示；建立3D模型如图8所示，仿真得到的S参数结果如图9所示。

Table 2 Simulation conditions of back panel表2 背板仿真条件

Figure 8 Simulation model of differential stripline图8 带状差分线仿真模型

Figure 9 Simulation results of backboard图9 背板仿真结果图

从上文的结果可以看出：随着线宽与线间距的变大，回损和插损都更小，串扰也更小，采用8/10/8的走线在性能上明显优于5/5/5的走线。如布线空间允许，采用线宽8 mil、间距10 mil的结构能更好地满足要求。

2.4 手动3D建模

实际的传输线和过孔仿真是将PCB版图进行截取后，直接导入仿真软件进行仿真，这样可以更精确地仿真出传输线的每个弯折以及其它地孔对传输线的影响。但是，由于这种建模方式考虑因素较多，模型复杂，仿真的时间周期较长，一般可能达到数天，使得仿真的意义降低。为了解决该问题，本文提出采用手动3D建模的方式提高速度。

首先手动建立过孔模型，需考虑孔径、焊盘、反焊盘、背钻深度、耦合过孔间距和地孔位置等因素。采用该方法可以避免在过孔附近的其它对信号影响不大的地孔，从而在保证精度的情况下优化了模型；由于带状差分线参考地就在上下地平面，其它部分的介质层对差分线的影响很小可以忽略，传输线附近的其它地孔对传输线的串扰较小也忽略掉，这样可以大大减小模型的复杂度，缩短仿真周期。图10为手动3D建模的仿真模型，图11为手动建模的仿真结果与直接从PCB中截取的模型结果对比图。

Figure 10 Manual HFSS model图10 HFSS手动建模模型

Figure 11 Simulation results of manual model vs extracted PCB model图11 手动建模与PCB直接截取模型仿真结果对比

对比仿真结果可看出，手动建模的S参数仿真结果与PCB直接截取模型的S参数仿真结果趋势基本相同，而仿真速度提升了20倍，由原来的80多个小时减少到4个小时，大大提高了仿真效率。

3 全通道仿真

3.1 拓扑搭建

根据已经提取的每个模块的S参数搭建拓扑图，进行全通道的仿真与校准。搭建的拓扑如图12所示，其中包括子板中的发送器TX及传输线，背板上的连接器及传输线，以及交换板中的接收器RX及传输线。另外，TX传输线中间加有交流耦合电容。

3.2 TDR仿真

根据图12所搭建的拓扑图，进行全通道TDR仿真分析。通过TDR仿真可以查看到阻抗突变的点，从而有针对性地进行优化，得到结果的如图13所示。

从TDR仿真结果中可发现，阻抗基本满足100±10%的要求，出现谐振的原因为全通道中阻抗突变点，对应连接器与过孔相接处。由于此处突变较短，因此对通道整体影响不大。

3.3 S参数仿真

根据图12搭建的拓扑，进行S参数仿真，得到的全通道的S参数如图14所示。

Figure 12 Topology and schemes of full channels图12 全通道原理图与拓扑图

Figure 14 S parameter of full channel simulation results图14 全通道仿真S参数图

Figure 13 TDR simulation result图13 TDR仿真结果图

根据全通道的S参数的仿真结果可以看出，插损在7 GHz处为-25.3 dB，大于-27 dB的最小值；回损在400 MHz处为-25.7 dB，小于-12 dB的最大值，在4.2 GHz处为-14.3 dB，小于-5 dB的最大值。插损和回损均满足设计要求。

3.4 眼图仿真

在图12的基础上进行眼图仿真，仿真时需对去加重和均衡进行配置。经过多次实验对比，寻找眼图最好的结果，如图15所示。

从图15可以看出，图15d的眼图结果最好，眼宽为68.57 ps，眼高为0.778 V，满足眼宽0.6 UI(42.78 ps)和眼高100 mV的要求。此时，TX端设置-3 dB去加重，RX端设置DFE5均衡。此外，RX需接100 Ω匹配电阻。

3.5 测试板结果说明

根据优化设计后的版图加工出测试板，搭建好通道后利用矢量网络分析仪、误码仪进行S参数测试与眼图的测试分析。测试结果与仿真得到的S参数结果趋势相同，数值上差异不大，实际测试得到的眼图眼宽与眼高相比仿真结果要小，但仍在标准范围内，可以接受。通过对比，说明了经过仿真的优化设计后得到的版图满足初始设计要求，实现了14 Gbps信号的稳定传输。

Figure 15 Simulation results of eye pattern图15 眼图仿真结果

4 结束语

本文针对14 Gbps跨背板长传输链路的信号完整性进行研究，重点对连接器、过孔、传输线材料、线宽和线间距等进行仿真和优化，基于仿真结果实现了14 Gbps高速信号的稳定传输。通过仿真结果可知，连接器模型验证通过，可满足设计要求；过孔的优化仿真中，桩线对插损的影响很大，应控制桩线长度不能大于25 mil；子板从成本上考虑可以采用FR4材料，其性能恶化不明显；背板和交换板走线8/10/8具有更好的效果，原5/5/5走线不再采用；手动建立模型与PCB中直接截取模型进行仿真对比，手动建立模型可以在保证精度的情况下大幅度减少仿真时间，仿真速度有20倍的提升；根据仿真优化的结果，把每个模块的S参数代入全通道的拓扑中，仿真得到全通道的S参数与眼图满足设计要求。本文介绍的仿真优化技术不仅为14 Gbps高速链路的设计提供了指导，还为未来更高速率的设计打下了基础。

[1] Gao Xiao-yu,Yang Long-jian.Analysis on signal integrity problem in high-speed serial channel[J]. Communications Technology, 2013, 46(6):44-47.(in Chinese)

[2] Hino T, Kuribayashi R, Hashimoto Y, et al. A 10 Gbps×12 channel pluggable optical transceiver for high-speed interconnectors[C]∥Proc of 2008 Electronic Components and Technology Conference, 2008:1838-1843.

[3] Mellitz R, Ran A, Li M P, et al. Channel operating margin(COM):Evolution of channel specifications for 25 Gbps and beyond [C]∥Proc of DesignCon, 2013:1-20.

[4] Mazzocchi S, Giacometti R, Sassaroli D. Channel analysis of high speed digital module and correlation between simulations and measurements [C]∥Proc of the 17th IEEE Workshop on Signal and Power Integrity, 2013:1-4.

[5] Shang E T M, Chyan L S, Sebastian P. Signal integrity analysis for high speed digital circuit[C]∥Proc of International Conference on Intelligent and Advanced Systems, 2010:1-6.

附中文参考文献：

[1] 高晓宇, 杨龙剑. 高速串行通道的信号完整性问题分析[J]. 通信技术, 2013, 46(6):44-47.

SUNYan,born in 1980,PhD,assistant researcher,his research interests include high speed signal transmission technology, and high reliability integrated circuit design.

Designandoptimizationof14Gbpshigh-speedchannelbasedonsimulation

SUN Yan,LI Tie-jun,AI Ming-zhe,HU Jun,CAO Yue-sheng

(College of Computer,National University of Defense Technology,Changsha 410073,China)

The signal transmission rate is an important index of high performance computing. As signal transmission rate of modern high performance computing systems is continuously increasing, which reached to, even over 10 Gbps, the design of high-speed channel faces severe challenge with the rapidly increased signal rate. Based on the guidance of the simulation analysis on signal integrity, a 14 Gbps high-speed channel is optimized and designed. Through combining the manual 3D model with the extracted PCB model, the simulation analysis is speeded up. The full channel co-simulation is used to forecast the overall performance and the bottleneck of the high-speed channel, and we focus on optimizing the hole, dielectric materials, line width and line space etc. Finally, we successfully carry out the stable transmission of 14 Gbps high-speed signals.

high-speed channel;signal integrity;simulation;3D modeling

1007-130X(2014)08-1455-07

2013-08-16;

：2013-11-12

TP393

：A

10.3969/j.issn.1007-130X.2014.08.006

孙岩(1980-),男,甘肃兰州人，博士，助理研究员，研究方向为高速信号传输技术和高可靠集成电路设计。E-mail:yansun@nudt.edu.cn

通信地址：410073 湖南省长沙市国防科学技术大学计算机学院计算机所

Address:College of Computer,National University of Defense Technology,Changsha 410073,Hunan,P.R.China