基于GaAs电感模型的微波功率放大器

阴亚芳，张 虹，张 博，李迎春

（1.西安邮电大学 电子工程学院，陕西 西安710121； 2.西安通信学院 基础部，陕西 西安710065）

随着无线通信的发展，频谱资源越来越匮乏。在通信方面，采用微波波段的应用要求越来越高，对于微波段的功率放大器来说，其输出功率、线性度、效率等方面的要求也越来越高，使功率放大器成为无线通信集成电路（Radio Frequency Integrated Circuit，RFIC）设计中的关键点［1］。在功率放大器中，无源器件的模型也是制约性能的关键因素之一，尤其是电感模型与实际工艺的差距，直接影响到功率放大器的感值（L）和感抗与其等效损耗电阻之比（Q）值［2］。在电感模型方面，CMOS工艺由于Si基损耗较大，并且电感很容易在衬底上形成涡流而造成Q值较低等因素［3］，基于Si基电感模型已经被证明是一种非常精确地有效方法［4－6］。而对于GaAs工艺来说，虽然其性能优于CMOS工艺，但该方面的研究主要在电感结构上，比如加PGS等［7］。据我们了解，在电感模型方面的研究工作还不够深入。本文针对0.15μm砷化镓（GaAs）工艺，建立了相应的电感模型，并以此模型设计了8～12GHz的微波功率放大器。

1 基于GaAs的电感模型

图1所示的是0.15μm GaAs工艺（带保护层）的剖面图，其基底为GaAs材料，厚度为100μm，第一层金属（M1）厚度为1μm，第二层金属（M2）厚度为2μm，其GaAs上有一层0.15μm 厚的SiN，为了降低其损耗，同时提高电感的Q值，因此一般都选用M1和M2金属共同制作，以增加其厚度，两层金属之间用通孔（Via）连接。

图1 0.15μm GaAs BCB工艺的剖面

利用GaAs衬底特性，根据等效的RC串并联网络［8］，建立电感模型如图2所示。在图2中，R1和C1构成了电感对衬底的损耗网络，而R2和RL1、RL2等效为电感上的串联电阻和其本身的电感，而C2等效为电感自身的寄生电容。

图2 电感模型

利用基于GaAs衬底的HFSS建模仿真（图3）来验证所提出的模型。仿真结果如图4所示，通过HFSS仿真结果与模型的仿真结果的L值和Q值的对比可以看出，在0～30GHz时其感值和Q值可以很好地拟合，在高频段略微有些差距。

图3 HFSS建模仿真

图4 HFSS仿真值的比较

2 功率放大器的设计

功率放大器（图5）采用两级级联的结构，用改进的电感模型进行设计。第一级（驱动级）采用共源共栅（Cascode）结构［9－10］来提高小信号增益，同时，共源共栅结构还可以有效解决Miller电容的问题，也增加了前后两级之间的隔离度，减小了匹配的难度。第二级（功率级）采用共源级（CS－Stage）电路结构进行设计，因为最后一级采用 Load－Pull选出最佳负载［11］，由终端（Terminal）50Ω匹配到最佳负载，并且晶体管尺寸很大，因此其具有较小的增益。根据负载线原理，功率级M3晶体管选用2×125μm宽，以保证其足够的输出功率，驱动级采用M1和M2均为2×50μm的晶体管作为Cascode结构，保证其增益以及前级驱动能力。在晶体管源级加入TL4和TL9退化电感使其输入阻抗的实部接近50Ω，因此在输入端只需匹配掉虚部即可。L3和C5以及R2构成了带通滤波器用来降低放大器的低频增益并且能够增加带内增益平坦度，同时可以增加功率放大器的稳定性［12－14］。兼顾线性度和效率，功率放大器工作模式是AB类，以保证功率放大器的输出功率、线性度以及效率，V＿drain电源电压为4V，V＿gate为－0.3V，V＿bias偏置为1.5V，在Cascode结构中保证两个晶体管有相同的电压摆幅。整个功率放大器的电流为65mA，功耗为260mW。

图5 功率放大器电路结构

3 仿真结果

为了使软件的仿真与实物尽可能一致，利用全电磁仿真软件ADS Momentum对所设计的微波功率放大器进行仿真，结果如图6至图10所示。

图6 功率放大器的增益曲线

仿真结果表明，在8～12GHz时其小信号增益为26.5±1.5dB，功率增益大于26dB。输入与输出回波损耗（S11、S22）仿真结果均小于－10dB，输入（－6dbm）时其输出功率为20dbm（P1db压缩点），饱和输出功率大于21.9dbm，功率附加效率为34.3%，功率放大器在全频带内绝对稳定（稳定因子大于1）。

图7 输入与输出回波损耗曲线

图8 1dB压缩点输出功率及输出功率曲线

图9 功率附加效率曲线

图10 稳定性曲线

4 结论

采用GaAs工艺，建立了一种电感模型结构，在此电感模型的基础上，设计了8～12GHz的功率放大器，电路采用两级级联放大，由仿真结果可以看出该放大器具有良好的增益、回波损耗、功率特性，在设计频带内，该放大器小信号增益最高达到28dB，输出功率大于21.9dbm，功率附加效率达到34.3%，达到设计指标要求。

［1］南敬昌，刘元安，高泽华.基于ADS软件的射频功率放大器仿真实现［J］.电子技术应用，2007，33（9）：110－112.

［2］Leifso C，Haslett J W，McRory J G.Monolithic tunable active inductor with independent Q control［J］.IEEE Transactions on Microwave Theory and Techniques，2000，48（6）：1024－1029.

［3］Yue C P，Wong S S.On－chip spiral inductors with patterned ground shields for Si－based RF ICs［J］.IEEE Journal of Solid－State Circuits，1998，33（5）：743－752.

［4］Hasani J Y，Kamarei M，Ndagijimana F.Sub－nH inductor modeling and design in 90nm CMOS technolo－gy for millimeter－wave applications［J］.IEEE Transactions on Circuits and Systems II：Express Briefs，2008，55（6）：517－521.

［5］Brinkhoff J，Koh K，Kang K，et al.Scalable transmission line and inductor models for CMOS millimeterwave design［J］.IEEE Transactions on Microwave Theory and Techniques，2008，56（12）：2954－2962.

［6］Diego L，Jato Y，Perez C，et al.CMOS VCO design optimization using reliable 3Delectromagnetic inductor models［C］／／Electron Devices （CDE），2013Spanish Conference on，2013：261－264.

［7］ZHANG Zhiqiang，LIAO Xiaoping.Micromachined GaAs MMIC－based spiral inductors with metal shores and patterned ground shields［J］.Sensors Journal，IEEE，2012，12（6）：1853－1860.

［8］Carchon G，Schreurs D，Vandenberghe S，et al.A design－oriented scaleable MMIC spiral inductor model［C］／／Microwave Conference，1998.28th European.IEEE，1998：673－677.

［9］Yeh Han－Chih，Chiong Chau－Ching，Sofinae A，et al.Analysis and design of millimeter－wave low－voltage CMOS cascode LNA with magnetic coupled technique［J］.IEEE Transactions on Microwave Theory and Techniques，2012，60（12）：4066－4079.

［10］Kuo Jhe－Jia，Tsai Zuo－Min，LIN Kun－You，et al.Design and analysis of novel linearization technique of cascode cell in a 60GHz CMOS demodulator［J］.Microwave Theory and Techniques，IEEE Transactions on，2011，59（2）：456－465.

［11］常树茂.用ADS进行功率放大器仿真设计［J］.西安邮电学院学报，2010，15（1）：82－85.

［12］Tu C H，Juang Y Z，Chiu C F，et al.An accurate design of fully integrated 2.4GHz CMOS cascode LNA［C］／／VLSI Design，Automation and Test，2005.（VLSI－TSA－DAT）.2005IEEE VLSI－TSA International Symposiμm on.IEEE，2005：169－172.

［13］Bμm kyμm K，IM D，Choi J，et al.A 1GHz 1.3dB NF＋13dBm output P1dB SOI CMOS low noise amplifier for SAW－less receivers［C］／／Radio Frequency Integrated Circuits Symposiμm （RFIC），2012IEEE，2012：9－12.

［14］Belostotski L，Haslett J W.On Selection of Optimμm Signal Source Impedance for Inductively Degenerated CMOS LNAS［C］／／Electrical and Computer Engineering，2006.CCECE’06.Canadian Conference on，2006：584－589.