一种基于多相结构的高效数字下变频设计

段国栋，蒋小平，马速良，李 娜

(中国矿业大学(北京)机电与信息工程学院，北京100083)

现代雷达追求充分数字化，A/D逐渐从中频靠近射频。随着被采样信号的带宽越来越大，采样率越来越高，系统对信号实时处理速率的要求也不断提高。

随着现代信息的技术的快速发展，数据的采集和实时处理已经广泛应用于雷达、遥感、地质勘探等各个领域。参考文献[1]中介绍了一种数字式雷达接收机的设计及其FPGA实现。该接收机利用ADC数/模转换器进行带通采样，之后完成I/Q两路正交信号解调。参考文献[2]中论述了带通采样技术在宽带数字多速率、多模式、多通道软件无线电中频接收机中应用的可行性，详细分析了中频频率和采样频率的选取问题。参考文献[3]中提出了一种基于带通采样定理的高速数据采集系统，完成了数据的采样、传输、存储和处理等功能，并且验证了方案的可行性。参考文献[4]中提出了数字振荡器的多种方法实现，并对每个方法的性能进行了对比。参考文献[5]中介绍了一种将多相滤波结构应用于宽带的级联滤波器组，实现了任意插值和多相信道化。参考文献[6]中介绍一种基于多相滤波的宽带数字化接收机的设计及其FPGA实现。参考文献[7]提出了滤波器在电子设备中的重要性，并介绍了多相滤波器的设计流程及仿真分析。

本文首先利用带通采样定理对中频信号进行采集，使ADC更加靠近射频；然后利用采样频率、中频频率和本振频率的特殊关系改进正交混频结构，使之资源使用量更少并且具有更大吞吐量；最后，利用上述的混频结构，滤波器采用多相抽取混频滤波器结构，节省了大量资源，并能达到很好的效果。

1 数字下变频

本文以一种宽带雷达数字化接收机为例，对如何设计基于带通采样的数字下变频及其FPGA实现进行阐述，基本原理框图如图1所示。

图1 基于带通采样的数字下变频

基于图1的原理框图，本文以输入信号fIF模拟中频f0=125 MHz、带宽B=40 MHz为例进行分析。该信号经过AD采样后，进行数字下变频处理。数/模转换器件选择TI公司的ADS5474，其最高的转换速率可达到400 MS/s。

2 数字下变频结构分析与设计

2.1 带通采样定理

对于一个高频信号，采样率的提高对信号采样量化的信噪比的提高是很有利的。但是，在接收机设计中还需要综合考虑ADC芯片的采样速率、后续滤波器的设计以及后端对数据率的要求。

基于以上问题，在本设计中考虑到DDS混频时，对于数控振荡器的设计，如果选定特殊采样频率，则会对截位误差和幅度量化所带来的杂散有良好的改善。先利用带通采样的方法(如图1所示)将模拟输入信号转化为数字信号。在设计中输入信号选取在中频fIF与采样频率fs之间。对于一个给定的采样频率，由式(1)可以选取一个合适的中频，在实际工程中，中频的最大取值受ADC芯片的模拟带宽的限制。

其中k一般取为1，则输入信号为fIF=5/4×fs。在进行采样后，信号频谱的中心频率会变为fs/4。所以将信号转换为I/Q两路正交信号时，ADC采样后数据要与频率为fs/4的正余弦信号进行混频。

综上所述，文中采样频率选取为fs=100 MHz，中频频率选取为f0=125 MHz，本振频率选取为f1=25 MHz。

值得注意的是，ADC芯片在转换后输出的数据是用二进制数补码进行编码。为了后续滤波处理，需要将其转化为偏移二进制[8]表示。

2.2 数控振荡器

数字下变频是在ADC采样完成后，包括正交混频、抽取和滤波。其功能主要是将采集的中频数字信号变换为基带信号，降低数据的处理速率，这是整个系统中数据处理量最大的部分。

在本设计中，利用带通采样，当本振频率与采样频率有特定关系时，可以避免使用预先存储的正余弦值进行相乘混频。进而避免了相位截位和幅度量化所带来的较大范围的杂散，极大改善了无杂散动态范围。同时，其实现简单，不需要存储空间，并减少了FPGA资源的消耗。

在本设计中，中频f0=125 MHz和采样频率fs=100 MHz，选取本振频率为25 MHz，即数字本振的角频率为π/2。由式(2)、(3)，混频数据可以简化为两组有特征的循环整数。所以，在FPGA内部采用并行流水线操作，分别进行保持、取反和取零操作，实现了混频处理。

利用以上公式，在图2中对比了传统的查表法实现NCO与本文中方法的处理效果。可以明显看出本文中的处理方法对混频后的无杂散动态范围有很大改善。

图2 无杂散动态范围对比

2.3 多相抽取滤波器

2.3.1 多相滤波器的原理和结构

由于FIR滤波器易于设计成线性相位，同时将其设计成多相结构具有简单易于实现的特点，所以低通滤波器采用FIR滤波器。

利用FIR的多相抽取结构，并且应用Noble恒等式等效实现后，可将抽取和滤波同时进行，计算上更为高效，降低了对滤波器数据处理速率的要求。原理分析如下。

设FIR滤波器的冲击响应为h(n)，其Z变换为：

对上式进行展开，再对第i行提取因子z-(i-1)，则有：

对式(5)等效交换，得式(6)：

根据以上公式得到数字滤波器结构，如图3所示。

利用Noble恒等式可以将多抽样率网络中的抽样变换结构移到更有利的位置，结构如图4所示。

图4 级联等效结构

图3 多相滤波器结构图

本文中多相抽取滤波器结构如图5所示。

图5 多相抽取滤波器结构

2.3.2 多相滤波器的设计

根据以上多相滤波器的设计原理、系统要求及数控振荡器得到的数据，滤波器参数如表1所示。

表1 滤波器参数

多相抽取滤波器的FPGA实现中，有一个值得注意的问题是对数据溢出的处理。两个定点数相加后得到的总和可能超出了存储计算结果的寄存器的动态范围，从而导致溢出。溢出的结果将导致严重的输出失真，并且可能在滤波器输出端造成较大的振幅震荡。

本文中对溢出的处理方案是：运用模2k+M补码编码方案[9]，即先将符号位进行扩展，再进行运算。令M=2，即模2k+2补码方式，就是将符号位进行扩展，将原来使用“0”和“1”表示正负转换为用“00”和“11”分别表示正和负。接着再进行FIR滤波处理后，就会避免了溢出情况。

3 仿真结果分析

3.1 Matlab仿真结果

根据以上对系统各个组成部分的分析，用Matlab进行仿真分析。其中输入信号中频率为125 MHz，中频带宽为 40 MHz，时宽为 10 μs，采样率为 100 MHz，抽取因子为2，信号方式为LFM，则可得到图6所示仿真结果。

图6(a)为输入信号的时域波形及其频域图；图6(b)为输入信号进行DDC下变频、抽取滤波后，I路输出的时域波形图；图6(c)为输入信号进行DDC下变频、抽取滤波后，Q路输出的时域波形图。

图7为基于传统滤波器设计的DDC与基于多相滤波器设计的DDC输出信号频谱的对比，可明显看出两种处理效果很相近。

图6 Matlab仿真结果图

图7 DDC后输出复信号频谱对比

3.2 FPGA实现测试结果

本文采用Xilinx公司的Virtex-5系列XC5VSX95T芯片对传统的混频滤波设计和本文中设计的多相结构下变频分别进行FPGA仿真，结果如表2所示。

从表2可以看出，多相结构大大减少了硬件资源的使用，提高了资源利用率。

本文介绍了一种基于带通采样的数字下变频的设计和实现，并做了以下改进：(1)对带通采样中采样频率和中频选取进行分析，频率选取更为合理，便于后续处理；(2)由采样频率和中频的关系，对混频结构进行改进，混频结果得到明显改善；(3)由并行混频结构，文中采用多相抽取滤波器结构，在确保效果的同时，使得资源利用率更高。该设计灵活、高效，有可行性，相关技术已应用于某中频宽带雷达接收机中。

表2 资源使用情况对比

[1]MEIER J，KELLEY R，ISOM B M，et al.Leveraging softwaredefined radio techniques in multichannel digital weather radar receiver design[J].IEEE Transactions on Instrumentation and Measurement，2012，61(6)：1571-1582.

[2]谭飞，姚远程，杨春，等.带通采样在数字多通道中频接收机中的应用[J].通信技术，2010，43(4)：1-3.

[3]和小冬，丁丽.基于带通采样的高速数据采集系统设计[J].信息与电子工程，2010，8(3)：313-317.

[4]王芳，刘奕.NCO在数字下变频中的应用与实现[J].中南林业科技大学学报，2009，29(3)：171-175.

[5]HARRIS F，DICK C，CHEN X，et al.Wideband 160-channel polyphase filter bank cable TV channeliser[J].IET Signal Processing，2011，5(3)：325-332.

[6]吕幼新，郑立岗，王丽华.基于多相滤波的宽带数字化接收机技术[J].电子科技大学学报，2003，32(2)：133-136.

[7]何颂华，刘真.基于 FPGA的多相滤波器设计[J].微计算机信息，2009，25(32)：24-26.

[8]MITRA S K.数字信号处理：基于计算机的方法(第四版)[M].余翔宇，译.北京：电子工业出版社，2012.

[9]刘杰.多二进制数同步超前进位相加符号和溢出性研究[J].昆明理工大学学报(理工版)，2004，29(5)：83-86.