大动态信号处理中的高速数字采样

河北科技大学 信息科学与工程学院 聂琳静 陈国通 吕翠改

石家庄市晶禾科技有限公司研发中心 成传湘

一、引言

抗干扰天线系统原理框图如图1所示，通过处于空间一定位置的四路独立的天线阵子单元接收射频信号，四路独立的接受下变频链路将射频信号变成四路独立的模拟中频；然后将四路模拟中频信号同时输入到信号处理单元，信号处理单元根据各路信号相位、幅度、时延等关系运用数字技术消除干扰信号、留下有用信号，以数字中频形式输出给上变频单元；上变频单元将经过干扰处理后的信号还原到常规接收机射频信号。从而代替普通接收机的天线，实现抗干扰功能。

二、采样频率的计算

需要根据所要处理信号的频率、带宽选择合适的采样频率、及合适的模数转换器件。

系统的输入信号中频为46.52MHz，带宽为20.46MHz的带通信号，若按Nyquist采样定理，采样后的数字信号将高达93MHz以上，这样高的采样频率与20.46MHz的带宽相比显然不合理，同时后继处理的速度也无法满足。因此，在本工程中对中频信号的采样使用的是带通采样。

带通采样定理：设一个频率带限信号x(t)，其频带范围在（fL,fH）内，带宽B=fH－fL，则其最低必需的采样速率fS应满足

式中，n是小于fL/B的最大整数，即等于fL/B值的整数部分。还可进一步使各边带之间的间隔相等，从而求出所需的采样频率 ，要使各边带之间的间隔相等，需满足下式：

根据上式，取n=1，可计算采样频率为62MHz。因此A/D的采样时钟选为62MHz，同时板上时钟也为62MHz。此时钟可以由外部直接提供，也可以由其他频率的晶振经FPGA中的锁相环产生。但是由FPGA中的锁相环提供会占用FPGA资源。且经过锁相环的时钟信号会产生鉴相泄露。

三、时钟电路

图2 差分时钟信号

AD9246芯片在采样时钟信号CLK+的上升沿对信号进行采样，而时钟信号不是理想的垂直上升沿。而采用图2所示的差分时钟信号可以有效的降低时钟的相位噪声，从而降低系统噪声、减少码间干扰。时钟电路见图3。

经FPGA产生的时钟信号ADC-CLOCKA再经过差分驱动器FIN1027转换为差分信号，差分信号分别串联一个0.1μ电容达到隔直流的作用，再并联100Ω阻抗匹配电阻输入至CLK+和CLK-两端。

四、A/D的选择

在中频数字化中ADC是其重要的组成部分。选择最高分辨率或高采样速率的模数转换器（ADC）通常不能完全满足中频（IF）采样体系结构ADC对性能的要求。适合IF采样应用的ADC必须支持高输入频率同时还要保证足够高的信噪比（SNR）、无杂散动态范围（SFDR）和信噪比（SNR）性能。

在要处理的北斗信号中，干扰、噪声、有用信号幅值间，干扰信号（G）幅值最大，其次是噪声信号（Z），有用信号（X）淹没于噪声信号中。X信号为－133dBm，干扰信号G达到－63dBm。信噪比为－70dB。AD转换动态范围必须大于等于70dB。这就要求AD至少为12位，且接收的信号为扩频信号，要留出两位用以识别扩频码，所以要选的AD至少为14位。

由式（1）、式（2）计算的采样速率，所选择的A/D转换速率必须在62M以上。根据以上性能指标，设计中选择AD9246作为中频模数转换芯片。

AD9246是一款单芯片、14位、80Msps/105Msps/125Msps ADC，采用1.8V单电源供电，内置一个高性能采样保持放大器（SHA）和片内基准电压源。AD9246除了在70MHz的输入频率下能提供85dBC的SFDR，还在280MHz输入频率下提供75dBC的SFDR和70.2dB的SNR。AD9246的高速IF采样和高采样速率特性完全符合系统的性能指标。

五、采样电路及数据存储

1. 采样电路设计

同多数高速高动态的ADC一样，AD9246芯片的输入端采用差分信号输入，采用差分输入能够抑制来自电源和外部其他电路的共模噪声，抵消偶次谐波；其次每个差分输入所需电压摆幅仅为单端输入时的50%，可以降低对电源的要求。由于输入的是单端模拟信号，因此设计单端转差分电路来完成信号的转换。用AD8138作为前端电路原理图如图4所示。

AD9246芯片完成模数转换处理；FPGA完成控制AD9246及其数据的缓冲、转换及传递。

2. 数据的接收及存储

要对信号进行处理会涉及到DMA传输，对数据进行DMA传输时需要对DMA读写寄存器进行重新的配置、等待等，因此表现在数据流上是不连续的，断续的时间长度约几十毫秒以内，对于AD采样等连续的设计而言需要对数据流进行缓存，SDRAM具有容量大，价格便宜等优点，因此选用SDRAM进行缓存，但它也有缺点，比如时序控制相对复杂，需要额外刷新等操作等，刷新让数据流也表现出不连续，但可以通过FPGA内部做一个小容量的FIFO来解决。FIFO的大小由所选SDRAM的容量来决定。

六、结束语

本文概述了四阵元抗干扰天线的功能，着重介绍了AD在整个系统中的应用及AD电路的设计。本设计中采用14位的高速模数转换器AD9246，保证了高速信号的高速率、高精度转换。数字信号不同于模拟信号，是不连续的，要对其进行处理传输必须选择合适的存储方式。模拟输入信号及时钟都采用差分输入提高了整个系统的抗干扰性能。

见www.dcw.org.cn