浅谈数字电路的过渡干扰及其抑制方法分析

管庆军

【摘 要】过渡干扰一般和外部电磁环境没有关系，经常与数字电路的设计、有关器件的选择以及整个电路的装配等方面有关。本文对过渡干扰产生的原因以及抑制措施作一简要介绍。让我们进一步的了解及学习在数字电路中怎么找到过渡干扰并且进行很好的抑制作用。

【关键词】数字电路；过渡干扰；抑制方法

0.引言

对于过渡干扰的产生，特别是在数字逻辑电路中，这种现象是无法避免的，如果想要达到避免这种干扰对于信号传输的影响和导致的严重的后果，我们就要考虑一些抑制的方法。首先是要想方设法来抑制这种干扰的产生，其次是要选择最恰当的电路来避免过渡干扰对数据读取的影响和数据正确的传输。关键的是不能只是考虑抑制过渡干扰进而忽略了电路中出现的其他干扰的预防。我们同时也要考虑时钟脉冲在比较远的传输距离下在电路中产生的延迟、以及时钟脉冲在传输的时候受电磁感应干扰或者静电干扰、以及时钟脉冲中混杂噪声脉冲等等带来的其他问题或者电路的误动作，也就是说，我们应该充分的考虑电路的各种常规的抗干扰办法。进而找到可以很好地对数字电路中产生的干扰进行抑制作用，达到电路的最佳状态。

1.数字电路为什么会产生过渡干扰产生

过渡干扰就是指逻辑电路进行动态工作的时侯出现的内部干扰。当我们对自动测量系统进行动态调试的时候，出现的这种过渡干扰会较大程度的影响控制电路，进而出现错乱的逻辑关系，控制失灵，导致电路无法进行正常的工作。而实验对于自动控制系统的可靠性要求会不断增加，首先要解决的就是抗干扰能力的问题。当数字电路中的信号进行传输时，由于时间变化等因素使电路在传输过程中 出现一些逻辑混乱的尖峰脉冲，这样就会使电路中信号传输的质量下降。出现的这类问题即所谓的过渡干扰现象。

经过大量的调查研究发现，数字电路传输过程中的过渡干扰一般可分为两类，一类是因为信号传输延迟造成的，另一类是因为信号输入时间前后不同而造成的。

1.1信号传输延迟而造成的过渡干扰

每一个器件都有各自的响应时间。同一组信号经由不同的通道进行传输时会因为传输时间的不相同而造成过渡干扰的产生，在数字电路中这是比较常见的一种现象。引发这种现象的原因一般有两方面：一方面是由于元器件时间的参数具有一定离散性引起的，同一组信号分两路进行传输，所通过的器件的个数以及电路型式是一样的，但是因为这两种电路的传输特性存在一定差异，便会造成信号从一级电路进入下一级的时候因为相对延迟的存在而引发干扰脉冲；另外一各方面是因为电路结构的原因引发的传输延迟进而造成了过渡干扰，对于同一组信号，如果一路通过比较多的电路，而另外一路则是通过较少的电路，那么便会引发两个信号出现相对延迟的现象。

然而，过渡脉冲的脉宽一般都比较窄，若是下一级电路中存在移位寄存器或者触发器等，那么很有可能会引发电路误工作的现象。

1.2信号输入时间前后不同造成的过渡干扰

对于同一级电路，若是存在好几个输入信号，那么这些信号输入时间前后不同的话同样会造成过渡干扰；同时，如果时序逻辑电路中存在异步计数器，那么输入信号以及时钟信号同时发生改变，但却是经由不同的传输路径到达相同的触发器，同样可能会引发过渡干扰，进而造成误动作。这种类型的干扰一般会在计数译码电路或者与或非电路中出现。此类因为信号输入时间的前后不同而引发的触发器翻转时间不相同所产生的过渡干扰，经常对整个控制系统都有着比较严重的不良影响，值得我们注意。

2.如何抑制数字电路中的过渡干扰

2.1如何抑制由于信号传输延迟造成的过渡干扰

由于信号传输延迟而造成的过渡干扰，通常能够采用这两种方法对其进行抑制：一种就是想办法阻止此类干扰的产生， 另外一种就是一旦发现电路中有了这种干扰便马上对其进行抑制，不能够将其传输到下一级电路。

可以使用以下一些方法来阻止干扰的产生：

在最初的电路设计中，不要混合使用那些传输时间差比较明显的器件，就算是对于同一种型号的器件，如果不是同一家厂商生产的，那么就要注意它们之间的性能差别是否很大。

同时，也可以通过人为地在数字电路中加设一些延迟元件，从而让两路之间的延迟时间比较小而能够实现平衡，也就能够降低过渡干扰。

如果数字电路中已经出现了过渡干扰，那么我们可以采用在输出端对地接旁路电容的方法，便可以达到比较好的抑制脉冲较窄的干扰脉冲的效果。不能选择容量过大的旁路电容，不然会对正常信号造成影响。有些时候电路只需要通过缓冲器或者反相器就便能够消除干扰，特别对于CMOS电路，它的缓冲器或者反相器的输入门电容一般在5～10PF之间，能够很好的吸收电路中的干扰脉冲。

2.2如何抑制因为信号输入时间前后不同造成的过渡干扰

我们一般可以采用增设选通脉冲以及改变电路中计数器的计数方式等方法来抑制因为信号输入时间前后不同而造成的过渡干扰。尤其在数字电路中加入了选通脉冲之后，便能够在电路比较稳定的状态下，经由选通脉冲来开通译码器的输入信号，便可以较好的抑制输入时间前后不同造成的过渡干扰。对于计数器方式的改进，比较常用的方法如下：

（1）可以选择环形计数器。对于环形计数器，一般就只会有一个触发器在翻转，这样就能够较好的避免过渡干扰的产生。

（2）在电路中使用同步计数器。对于同步计数器，它在输入计数脉冲的时候能够让所有的应该进行翻转的触发器同时进行翻转，进而译码器的输入也能够做到同时到达，于是便可以达到我们想要的效果。

图1 寄存器电路的时钟连接

然而，即便对于同步逻辑电路，同样应该重视时钟延迟的现象。因为同一个时钟源无法同时去驱动多个触发器，需要通过加缓冲器来分别进行驱动，但是对于缓冲器，特别是对于多级缓冲器会逐步把时钟脉冲延迟，这样以来时钟脉冲之间的连接顺序就应该确保信号传输的正确性。如图1显示的电路，时钟脉冲需要把寄存器1里面的数据传输到寄存器2里面，寄存器2里面的数据再被传输到送入寄存器3里面。因为同一个时钟源无法同时驱动这么多的触发器，因此就需要加缓冲器以分别进行驱动。因为三级缓冲器级联会造成脉冲有所延迟，也就达到了寄存器2的时钟比1会早一点到达，寄存器3的时钟又会比寄存器2的提前一些到达的效果，也就确保了整个数据传输的正确。如果没有按照这样对时钟电路进行连接，那么便会引起数据传输的紊乱。同步时序电路不但能够降低由于电路延迟而造成的干扰，同时其自身还具有比较好的抗干扰能力。

3.结束语

数字电路在传输信号的过程中一般都会有一些过渡干扰的产生，如果要降低这些干扰对信号传输的不良影响，首先需要我们想办法去抑制这些过渡干扰的出现，其次就是需要我们选择一个合理的数字电路来抑制过渡干扰对信号传输的影响。还需值得注意的是，我们不能忽视数字电路中其它干扰因素的影响，仅仅是因为考虑了过渡干扰，也就是还需考虑到电路中的其它一些常规抗干扰因素的影响，并采取相应的抑制措施，从而确保整个电路能够良好的进行数据传输。

【参考文献】

[1]李瑞台.谈数字电路中时序逻辑电路的几个问题[J].河北自学考试，2007（01）.

[2]吕俊霞.数字电子电路调试方法[J].九江职业技术学院学报，2005（03）.

[3]薛翠兰.浅析如何应对数字电路故障[J].佳木斯教育学院学报，2011（03）.

[4]吕俊霞.数字电子电路的调试方法与技术[J].武汉船舶职业技术学院学报，2005（02）.