基于新式宽频鉴相器瞬时测频电路的设计

王春雷，张学成

（1.海军驻南京924厂军事代表室，南京 211100；2.船舶重工集团公司723所，扬州 225001）

0 引 言

瞬时测频（IFM）接收机从20世纪50年代研究发展至今，作为一项成熟的技术，以其自身的优点已经在各类电子战系统中得到了广泛的应用。为满足机载电子战系统对体积、重量等要求的不断提升，瞬时测频接收机的小型化设计变得更为重要。微波鉴相器和测频编码板作为瞬时测频接收机的重要组成部分，其大小直接影响瞬时测频接收机的体积。本文介绍了一种基于三路输出宽频鉴相器的测频编码板设计，进一步实现了瞬时测频接收机的小型化。

1 工作原理

实现瞬时测频有几种技术途径，只要能瞬时（单脉冲）给出输入射频（RF）信号的数字频率代码，均可称为数字瞬时测频。数字式多通道延迟线鉴频体制的瞬时测频技术是建立在相位干涉原理之上，所采用的自相关技术是波的干涉原理的一种具体应用。

新式宽频鉴相器原理图如图1所示［1］。

图1 宽频鉴相器原理图

经过平方律检波后输出视频信号为［2］：

式中：φ为经延迟线后2路信号相位差；τ为延迟线长度。

由式（1）、（2）、（3）可以看出，新式相关器3路输出信号分别为2路正弦信号和1路余弦信号，根据3路信号关系解算出相位差φ，进而可以计算出信号频率f。

2 编码电路设计

2.1 编码电路组成

测频接收机采用4路鉴相器设计，12路检波器输出视频信号进入编码板的两级视频放大电路进行放大，经放大后的信号送入模数转换（A／D）采样芯片，将信号幅度量化，量化码送入FPGA进行锁存、移相、编码，最终将频率码解算出来。编码板原理框图如图2所示。

图2 编码板原理框图

2.2 硬件设计

（1）视频放大电路

检波器输出信号幅度只有50 m V左右，不方便后端处理，需要对检波信号进行视频放大。放大芯片采用TI公司的THS3001，提供3 d B带宽、420 MHz、6 500 V／μs转换速率，保证了很好的上升沿。设计采用了两级通视放电路，通过调节电阻比来改变增益，为后端A／D采样提供了很好的信号质量。

（2）A／D采样电路

A／D采样电路主要是对前端放大电路输出的视频信号进行采样，将幅度码送入FPGA进行处理。芯片选用TI公司的TLC5540，采样速率40 MHz，8位采样，低功耗85 m W ，＋5 V单电源供电。参考电压采用MAXIM公司的高精度、低功耗电压参考芯片 MAX6166AESE，电压精度可达±2 m V。

（3）FPGA编码电路

FPGA模块作为核心模块，接收来自12路A／D芯片的采样数据，对各个通道数据进行处理，解算出正弦、余弦波形后进行移相，生成格雷码后进行编码，最终计算出信号频率。芯片选择Altera公司的EP3C80F484I7，包含81 264个逻辑单元、2 810 880 bit的随机存储器（RAM）、4个锁相环，丰富的逻辑资源为大量的计算、处理、仿真提供了保证。加载芯片选用串行加载芯片EPCS64。

（4）单片机（MCU）控制校码电路

在不同温度下，器件和延迟线的变化会引起频率误差变化，控制校码电路主要是对测频接收机在不同温度下对测频误差进行校正，保证测频精度，以及工作参数的设置。MCU选用Atmel公司的8位单片机At89S8253ARU，具有12 k Byte的片内闪烁存储器（FLASH）、256×8 bit的内部 RAM 、2 k Byte的电可擦除可编程只读存储器（EEPROM），很低的功耗，保证了程序的运行空间和参数的存储，32位输入／输出（I／O）接口满足对外连接的需要。

2.3 软件设计

A／D采样数据进入FPGA后首先进行门限比较，选择次精通道作为门限通道，将其采样数据与设置门限进行比较，当超过门限幅度时，产生过门限脉冲（此脉冲也可做保宽脉冲使用），并将此时的12路A／D数据进行锁存。由于前端视频放大后的脉冲信号沿有一定波动，可根据实际情况延迟一定时间进行锁存。根据上面式（1）、（2）、（3）中sin与cos的幅度对应关系，进行去直流分量处理，计算出±sin、±cos。对此信号进行数字移相处理，精通道5.625°间隔移相，其它通道25°间隔移相。将移相数据进行处理产生精通道32位格雷码，其它通道8位格雷码，对格雷码进行编码计算，解算出信号频率。受鉴相器精度、采样信号幅度误差以及温度对电缆的影响使测频产生一定误差，设计引入了MCU校正码，针对上述情况进行频率校正，在一定程度上提高了测频精度。软件流程图如图3所示。

图3 软件设计流程图

2.4 结果仿真

信号源输入频率8 GHz，功率10 dBm，脉宽1μs信号，用Signal Tap II Logic Analyzer实时观测结果如图4所示。

图4 测试结果仿真图

由图4可以看出，对3路输出宽频鉴相器采用此种编码电路设计，可以正确解算出信号频率。

3 结束语

设计完成的电路板尺寸为95 mm×68 mm。此测频电路将移相编码等工作放在FPGA内进行处理，与目前编码板采用的硬件电路移相相比，进一步缩减了编码电路板的面积，满足了测频接收机小型化的要求。随着所选用A／D芯片采样速度与FPGA工作时钟的提升，采用此种编码的测频电路所需的测频时间将比目前使用的瞬时测频的测频时间更短，可以更好地满足系统对测频实时性的要求，应用前景广阔。

［1］何志权.一种宽频带鉴相器的研究［J］.舰船电子对抗，2012（4）：61－62.

［2］林象平.雷达对抗原理［M］.西安：西北电讯工程学院，1986.