空间单粒子锁定效应研究

薛玉雄 杨生胜 陈罗婧 曹 洲 把得东 安 恒 郭 刚

1（兰州空间技术物理研究所 真空低温技术与物理重点实验室 兰州 730000）

2（航天东方红卫星有限公司 北京100096）

3（中国原子能科学研究院核物理所 北京 102413）

空间辐射环境中的带电粒子易诱发 CMOS器件发生单粒子锁定(single-event latchup, SEL)现象，器件停止工作，并出现大电流状态，只有断开电源重新供电，才能解除器件的锁定状态。若不及时发现并采取措施，这种过电流状态产生的热量会损坏器件，进而拉低总线电压，甚至毁坏星上的二次电源，使用相同二次电源的其他仪器的工作可能受到影响，导致航天器的部分功能异常，使航天器电子设备失效，引起航天器发生灾难性事故[1–3]。随着半导体技术和航天器技术的发展，航天器的系统功能和结构日益复杂，其电子设备使用的电子元器件的集成度更高、尺寸更小、性能更高、速度更快，如大容量高性能的存储器、微处理器和FPGA等控制器件。它们以 CMOS工艺居多，都存在发生 SEL的物理机制，对空间 SEL更敏感。空间用 CMOS器件的抗 SEL设计广受关注，而合理、有效的抗SEL设计，基于对CMOS器件的SEL特征的充分了解。

1 SEL机理及测试方法

1.1 SEL机理

CMOS器件产生SEL现象，源于体硅CMOS器件固有的 pnpn四层结构，形成一个寄生可控硅(SCR, Silicon Controlled Rectifier)。图 1为 P阱CMOS反相器剖面及pnpn四层结构等效电路图。

由图1，在适当的触发条件下，P阱电阻RW或衬底电阻RS上的电压降会使寄生的纵向NPN或横向PNP三极管导通，产生电流正反馈，最终导致两个寄生三极管达到饱和，并维持饱和状态(即寄生SCR导通)，在CMOS反相器中造成从VDD到–VSS的大电流通路，这就是CMOS器件的SEL。

图1 体硅CMOS反相器剖面及等效电路示意图Fig.1 Cross-section of a CMOS inverter architecture, with the parasitic bipolar SCR structure, making it susceptible to SEL.

要使CMOS器件产生SEL，须具备如下条件：(1) 存在一定的触发信号；(2) 寄生三极管处于正向偏置状态，且二者电流放大倍数乘积大于 1，即：βPNP×βNPN>1；(3) 电源VDD可提供足以维持锁定状态的电流。

目前，空间高能带电粒子引起CMOS器件锁定的机理仍在研究之中，其中电流聚集模型(漏斗效应)是解释SEL的重要理论模型之一。通常认为：带电粒子轰击CMOS器件，沿粒子轨迹电离出大量电子-空穴对，当这些载流子通过漂移和扩散被芯片中的灵敏PN结大量收集时，会形成锁定触发信号。如条件(2)、(3)也同时存在，则会引起 CMOS器件发生SEL。锁定状态被触发后，如不加保护，其后果将直接导致该器件的过流烧毁及其所在仪器、乃至航天器的损坏。

1.2 SEL测试方法

由于发生单粒子锁定区的电流将大幅度增加，所以大部分集成电路的单粒子锁定研究都用电源输入端的电流变化确定单粒子锁定现象，并将它作为单粒子锁定的主要特征。由图 2，在锁定状态被触发后，若输入电流满足锁定维持电压、电流条件，器件输入电流就会迅速增加，形成锁定大电流，如图2中Region II(锁定触发区)所示。在维持电压、电流点以上，器件都处于单粒子锁定状态；在锁定维持电压、电流点以下，锁定状态开始被解除，且输入电流缩小到几mA，如图2中Region I所示。

图2 单粒子锁定电流与电压特性示意图Fig.2 Current-voltage characteristics of a four-region structure showing the two possible working points. The dashed line shows the negative-resistance region.

SEL试验中，通过监测电路中电源电流突然增加的方法测试器件的SEL现象，通常用计算机控制的可编程电源，在很短时间内(几ms)迅速关断电源，使被测器件不至于烧坏；或采用图3线路，在控制电路中加入一个内部电压比较器，测量采样电阻R的压降以监视电流变化。当电流超过规定值时，电压比较器通过与参考电压比较，发出信号，切断电源开关，保护被试器件。当电源输入端关闭，锁定大电流降落后，在C点测得R上的电流值就是锁定保持电流值。

2 典型器件SEL试验

在 SEL测试的控制电路中设计了高精密比较器和限流电阻，通过微处理器监测采样限流电阻R的电压变化(用电压变化实现电流监测)，当限流电阻压降大于正常值(或超过规定值)时，电压比较器通过与参考电压比较，微处理器程序发出信号，切断电源开关(人工或通过计算机控制继电器来断电)，保护被试器件。同时用微处理器中的定时器进行一定时间的计时，直到SEL现象被消除，定时器通知监控芯片，计时结束(控制的时间一般为 1–10 s，时间可根据具体实际情况来设定)，给测试样品恢复供电。待重启后，上报上位测控计算机一次SEL，并记录电流范围，从而实现了对单粒子锁定试验测试。

图3 典型的SEL试验电路原理图Fig.3 Typical SEL test circuit schematic.

2.1 静态存储器SEL试验

研究对象为空间用器件Harris 6116、HM65162、IDT71256和 MT5C1008C-25L，SEL测试方法同§1.2，试验测试系统结构见图4。其中Harris 6116、HM65162器件的 SEL试验在原子能研究院 HI-13串列加速器上完成，IDT71256和MT5C1008C-25L器件试验在兰州近代物理研究所 HIRFL加速器上完成。试验中辐照离子的特性见下表1所示。实验获得的SEL截面及电流变化数值见表2，发生SEL时器件电流增加了数百mA，远大于正常工作电流，不同器件发生SEL饱和电流相差较大。

图4 静态存储器SEL测试系统组成框图Fig.4 Latchup test structure and measurement setup for SRAM.

表1 辐照离子参数Table 1 Radiation heavy ion parameters.

表2 Harris 6116、HM65162、IDT71256和MT5C1008C-25L器件SEL试验数据Table 2 SEL data (in cm2) for the Harris 6116, HM65162, IDT71256 and MT5C1008C-25L samples tested.

2.2 典型微处理器SEL试验

取空间用器件Intel 80C31和BM3802为研究对象，SEL测试方法同上，试验测试系统如图5所示。Intel 80C31微处理器试验在原子能研究院核物理所HI-13串列加速器上完成。实验获得的SEL数据见表3，发生SEL时器件电流增加了数百mA，远大于正常工作电流，同一器件发生SEL饱和电流也有一定的差异。

图5 微处理器SEL测试系统组成框图Fig.5 Latchup test structure and measurement setup for microprocessor.

表3 Intel 80C31微处理器SEL试验数据Table 3 SEL data for the Intel 80C31 samples tested.

BM3802微处理器是基于 SPARC V8结构、AMBA总线的高性能32位RISC嵌入式处理器，采用0.18 µm的CMOS工艺制造。利用兰州空间技术物理研究所锎源单粒子效应模拟系统 CASES(Californium Assessment for Single event Effects System)进行了试验。在整个试验过程中，发现有时出现微锁定、SEL饱和电流略大于正常工作电流。通过试验获得的SEL数据见表4。虽然重离子均等概率地照射到器件所有单元，但测试每一单元时，由于测试不同单元的程序差异，同时SEL发生与局部电路工作状态相关，导致了试验中各单元SEL截面的略有不同。

表4 BM3802微处理器SEL试验数据Table 4 SEL data for the BM3802 samples tested (in cm2).

2.3 典型FPGA器件SEL试验

试验中选取了工业级 A42MX36芯片(美国Actel公司，54000门)为研究对象，SEL测试方法同上。利用兰州空间技术物理研究所的激光模拟系统PLSS(Pulsed Laser Simulate System)和锎源单粒子效应模拟系统CASES完成了试验研究。

A42MX36是反熔丝型FPGA，采用先进的0.45 μm CMOS工艺设计，可支持多种接口标准，内部时钟频率可达250 MHz。通过试验研究获得了SEL门槛电流、能量阈值、截面及随时间变化特征，见表5和表6。试验中出现单粒子微锁现象，小的SEL饱和电流大小略有不同。器件SEL电流远大于正常工作电流，同一批器件之间的SEL的饱和电流大小略有不同。

表5 脉冲激光模拟A42MX36器件SEL试验数据Table 5 SEL data for the A42MX36 samples tested by pulsed laser.

表6 A42MX36器件锎源模拟试验数据(LET = 43 MeV·cm2/mg)Table 6 SEL data for the A42MX36 samples tested by 252Cf isotope source(LET = 43 MeV·cm2/mg).

3 SEL防护技术

在整个 SEL试验过程中，不同器件发生 SEL饱和电流及持续时间相差较大，即使同一批器件也会有一定的差异，小的 SEL饱和电流只有几十毫安，大的可达数百毫安，甚至达到安培级。有时还可能出现微锁定、饱和电流略大于正常工作电流。另外由于空间环境的辐射作用，器件承受的辐射剂量不断增加，器件的性能也相应变差，饱和锁定电流和启动锁定电流都会相应变化。对器件SEL监测条件而言，如何正确选择 SEL的门槛电流，对于SEL的防护至关重要的。

SEL的防护包含三层含义：(1) 保护发生 SEL的器件及仪器不被SEL产生的大电流(几百mA甚至几A)烧毁；(2) 保护其所使用的星上二次电源不被此突然骤增的负载电流所损坏；(3) 当其所用二次电源受SEL影响导致输出电压变化后，保护使用该二次电源的其他仪器不受伤害。

各国航天专家都致力于CMOS器件的SEL防护对策研究，提出了许多有效的防护措施[4–6]，包括选用抗SEL器件(如蓝宝石衬底SOS、单晶硅薄膜被绝缘层SOI等介质隔离工艺CMOS器件不存在pnpn四层结构，为无锁定器件)、电路限流、电源过流保护、遥控断电、过流时自主断电等。

空间SEL防护措施有以下几个方面：

(1) 电源端限流。当器件发生SEL时，器件的工作电流出现异常增加，如果不对其工作电流进行限制，则可能会产生的后果：①发生SEL的器件及仪器可能过流烧毁；②该器件所使用的二次电源可能过流所损坏；③使用相同二次电源的其他仪器设备的工作可能受到影响。

对CMOS器件电源端进行限流，限制SEL产生以上危害并扩大的角度。同时，在一定程度上防止了CMOS器件产生锁定，或在锁定发生后不能维持而解除。采取电源端限流是 SEL防护的有效方法。目前，常用方法为器件电源端增加限流电阻，为了减少印制板设计难度，也会采用划分电路模块，按模块分区增加限流电阻的方式，但此法缺点是电路板各器件电源不相等，可能导致其他问题。因此，可在电路板电源入口处进行统一限流，也可直接采用新型限流器件。

(2) 采用定时监测器。采用定时监测器可解决单粒子引起的微锁定问题。

(3) 多机系统单机单独供电。对于多机容错结构，要采用各单机单独供电工作模式。

(4) 遥控断电。在系统设计中，将星上设备设计成具有遥控断电重启功能，当设备在轨出现SEL时，可通过遥控，使设备断电或重新启动，以解除锁定、进行故障隔离、防止危害扩大。实践证明这种方法具有较好的SEL防护效果。

(5) 过流断电保护。除采取遥控断电外，还可在设备中设置过流保护自主断电保护。

(6) 其他措施。美国SEI(Space Electronic Inc.)公司专门对非抗SEL器件采取了外围LPT(Latchup Protection Technology)加固技术，其思路是为保护器件而设定极限电流值。当检测到SEL引起的电流值超过设定值时，强迫器件断电并延持一段时间(根据器件 SEL电流维持时间来确定)，确保过流衰减到正常运行状态。

上述防护措施，破坏了CMOS器件产生锁定的某一必须条件：消除锁定物理机制、使器件不能进入锁定状态、或使锁定状态不能维持等等。

图6 SEL监测电路原理图Fig.6 Schematics of the SEL monitoring circuit proposed.

图6 给出了一种具有快速发现SEL、切断电源和系统恢复功能的电路原理图。假设途中所有的器件不出现SEL，则图中的电流控制器可以是一个开关或一个限流装置。取样电阻是一个阻值比较小的电阻，它不仅向比较器提供出现锁定时的比较电压，同时有限流作用，比较器的参考输入，将根据实际采样电流大小进行控制。

4 结语

从整个SEL机理、模拟试验及防护过程来看，SEL的检测(过流监测)尤为重要，从而将锁定变成一个可恢复的事件，使得对SEL敏感的器件可以用于空间环境，所以正确选择SEL门槛电流和断电前锁定持续时间等重要参数显得尤为关键。对于空间用CMOS器件而言，应尽可能开展试验评价工作，了解锁定过程中器件的行为，获得电流水平和断电前锁定持续时间等重要参数。同时，在地面试验条件允许的情况下，尽量对采取加固措施的电路、部件进行试验验证，其地面验证试验是最直观和最具有说服力的证据，确保防护措施真实有效。

1 Kolasinski W A, Blake J B, Anthony J K,et al.Simulation of cosmic ray induced soft errors and latch-up in integrated circuit computer memories[J]. IEEE Trans Nuclear Science, 1979, 26(6): 5087–5091

2 Bruguier G, Palau J M. Single particle-induced latchup[J].IEEE Trans Nuclear Science, 1996, 43(2): 522–532

3 Koga R, Ferro R J, Mabry D J,et al. Ion-induced sustained high current condition in a bipolar device[J].IEEE Trans Nuclear Science, 1990, 41(6): 2172–2177

4 Johnston A H, Baze M P. Experimental methods for determining latchup paths in integrated circuits[J]. IEEE Trans Nuclear Science, 1990, 32(6): 4260–4265

5 Schroeder J E, Ochoa A, Dresendorfer Jr. P V,et al.Latchup elimination in bulk CMOS LSI circuits[J]. IEEE Trans Nuclear Science, 1980, 27(6): 1735–1738

6 Johnston A H. The influence of VLSI technology evolution on radiation induced latchup in space systems[J].IEEE Trans Nuclear Science, 1996, 43(2): 505–521