边界扫描技术在含DSP电路板测试与诊断的研究与应用

王启宁，李永红

（中北大学 信息与通信工程学院 , 山西 太原 030051）

0 引言

在现代雷达系统中，含DSP电路板应用很广，含DSP电路板通常是以某种DSP芯片为核心，外围配以双口RAM（DRAM）和闪存（Flash）等器件。DSP芯片大多支持IEEE1149.1标准，并且在电路板中形成了边界扫描链，支持边界扫描；电路板中的DRAM等非边界扫描器件，位于电路板中各DSP芯片之间，测试与诊断较难进行。本文采用边界扫描技术与传统的外部输入矢量测试方法相结合，为含DSP电路板的测试与诊断提供了可以借鉴的方法。

1 电路原理简介及总体测试思想

1.1 电路原理介绍

本文以雷达系统中某含DSP电路板为例对测试方法进行介绍，该电路以AD公司的ADSP-21160M为核心，外加DRAM、Flash、信号匹配转换器组成，Flash为DSP工作提供配置程序，4个DSP之间通过Link口进行数据交换，同时DSP的部分数据线和地址线与DRAM的数据线和地址线相连， DSP的Link口通过信号匹配转换器与外部连接器进行数据交换。电路板原理框图如图1所示。

该电路板在电路器件构成上使用了集成度较高的器件，芯片封装采用了PQFP132、PLCC100等多种表贴器件，器件引脚间距极小，采用探笔测试可能破坏电路工艺；并且电路上的DSP芯片不能从电路板上取下，所以采用边界扫描技术较为合理。

图1 某含DSP电路板原理框图

1.2 测试与诊断分析

对电路中核心器件DSP的资料分析，芯片具有JTAG测试接口，具备边界扫描测试的条件。但边界扫描测试不是基于IP内核的测试，使用边界扫描技术可以对电路测试但无法达到全面的测试与诊断，所以可以利用与传统的外部输入矢量测试方法相结合的方式实现电路的互连以及器件功能的测试，达到故障定位的目的。

2 测试系统组成

以北京航天测控公司的HTEDS8000系列电路板测试与诊断系统对电路进行测试，其原理框图如图2所示。VXI系统采用VXI-1394外部控制方式；零槽模块负责将IEEE1394协议转换为VXI协议；数字IO模块采用北京航天测控公司的AMC2508，采用两个模块共128路IO通道，主要用于提供激励和采集被测板输出信号；适配器用于测试设备和被测板之间的信号匹配；测试转接板主要为被测板提供电源及边扫测试辅助电路；JTAG控制器用于实现计算机算法产生的信号与标准JTAG信号之间的转换与传输。

图2 HTEDS8000系列电路板测试与诊断系统原理框图

3 硬件设计与实现

根据测试与诊断需求、测试工具以及电路本身的特点，对该板的测试设计了专用的测试转接板，图3是测试系统、测试转接板与被测板连接框图。

通过在测试转接板上设计稳压电路、JTAG测试接口转换电路以及加入一片具有边界扫描功能的芯片（FPGA）构成的电路实现了对电路测试所需的资源。

3.1 稳压电路

稳压电路对测试系统程控电源发送过来的电压进行滤波、稳压后提供被测板的工作电压，保证被测板电源不会因为意外的原因产生突变。

3.2 FPGA电路

该部分电路以ARLTRA公司的EPF10K50VRI240为核心进行设计的，该部分电路为被测板提供测试的地址和数据信号，同时FPGA的部分IO引脚与DSP的link口通过信号匹配转换器连接起来，测试时使用系统平台上的边扫控制器将被测电路板上DSP的测试链路的JTAG口与适配板上的FPGA的JTAG口构成一个测试链路，实现4个DSP之间互连测试、DSP与连接器连线测试、通过对FPGA配置程序实现FPGA与DSP间互连线测试。每片DSP外挂的Flash是安装在插座上的，测试时可通过编程器进行校验比对。

3.3 JTAG测试接口转接电路

扫描链路的设计是边界扫描技术应用的关键,对于含有多个边界扫描器件的电路链路的设计有两种设计方法:单独测试法和菊花链设计法。由于被测电路中与边扫器件相连的存储器的使能信号不是由同一个边扫芯片进行控制的，而是由多个边扫器件共同控制，所以本电路的测试过程选用了菊花链设计法。

由于整个电路的测试过程中需要对整个开发过程中涉及的JTAG接口进行与边界扫描控制器的JTAG测试口进行通讯，所以设计了JTAG测试口转接电路，将被测板上的DSP与测试转接板上的FPGA的JTAG接口构成一个测试通道，形成一个边界扫描测试链路。JTAG接口测试链路见图4。

4 测试与诊断流程开发

基于边界扫描技术的测试诊断流程开发主要内容包括对边扫器件链路设计、引脚映射关系设置、边界扫描控制器相关文档设置，以及测试脚本语言的开发。图5是该电路板的测试诊断流程图。

图5 测试诊断流程图

该电路的测试主要分为：电源测试、时钟测试、测试链路功能测试、互连测试、Flash测试、DRAM测试，测试过程覆盖了电路板上的所有器件。

使用边界扫描技术测试完成的测试过程有测试链路功能测试、互连测试、Flash测试；使用传统的外部输入矢量对DRAM进行测试。

4.1 测试链路功能测试

实现对边扫器件构成的测试链路的连接情况进行测试，以及完成边扫器件引脚输入输出功能是否正常测试，只有在测试链路测试通过后才能使用边界扫描控制器进行下面的测试。

4.2 互连测试

依据被测板电路原理图和测试转接板原理图的网表文件，通过边界扫描测试软件实现对被测电路板上的边扫器件（DSP）、测试转接板上FPGA共五个器件间两两互连线的是否出现开路、短路、虚焊等问题的测试。

4.3 Flash测试

被测电路板上的各Flash的地址总线和数据总线是复用的，每个Flash的控制使能信号由不同的器件进行控制。在对Flash的测试过程中需要开发针对各Flash测试与诊断的测试脚本，通过测试脚本的开发实现了对被测电路板上的所有Flash功能的读或写操作，同时在测试的过程中完成对故障的分析和定位，开发的测试脚本能够定位到器件的具体引脚故障。

4.3.1数据线测试

数据线测试的思路是先向个别固定地址写人全0或者全1，然后将写入的固定地址的数据读出与存储的内容进行比较，看数据线是否正确。对于Flash数据线的测试，写入了4组数据进行对数据线的测试。具体测试见表1。

表1 数据线测试表

4.3.2 地址线走步1测试

走步1测试前首先在地址0x00000中写入0x88、0x1FFFF中写入0x99，写入的初始数据也称效验数据是检测地址线是否故障。

该测试过程是对Flash的地址线从首位到末位依次移位1进行的测试过程。当走步1进行到某位地址线时，该地址线为1，其他地址线为0。在走步1的同时给与向数据线添加具有一定规律的数据，使数据写入到走步1对应的地址空间。当走步1写入数据完成后，对Flash进行读操作，比对写入的结果和读出的结果是否一致。

4.3.3地址线走步0测试

走步0测试前首先在地址0x00000中写入0x88、0x1FFFF中写入0x99。

该测试过程是对Flash的地址线从首位到末位依次移位0进行的测试过程。测试脚本的开发过程与走步1相似。

按照上面的算法进行开发的测试脚本经过故障模拟，实现了对Flash的全面测试和故障定位，能够检测到Flash具体的故障某一地址或数据线是否出现故障。

4.4 DRAM测试

该方案通过单独对测试转接板上FPGA芯片编写测试DRAM配置程序，通过连接器发送DRAM配置程序的触发信号，FPGA产生DRAM的读写时序,对DRAM的读写功能进行测试，FPGA对读写的测试结果进行判读并生成一定的测试结果数据由连接器采集至测试系统，判断该部分电路功能是否正常。

按照上述开发过程实现的测试诊断流程的故障覆盖率≥83%，故障检测率约为92%，隔离到3个器件以内的故障隔离率≥95%。

5 总结

本文采用边界扫描测试技术与传统的外部输入矢量测试相结合的方式实现电路的互连、簇测试以及器件功能的测试，最终达到故障定位的目的。通过在测试转接板上放置具有边界扫描功能的芯片将该芯片与被测板上的边扫芯片构成测试簇，传统的外部输入矢量测试弥补了边扫测试的不足，进而实现了较高的电路测试覆盖率。所以本文提出的测试方法对含DSP芯片的电路板具有较好的测试与诊断功能。

[1]姜岩峰.现代电路集成设计技术[M].北京：化学工业出版社, 2006.

[2]杜舒明.数字电路故障诊断的一种实用方法[J].现代雷达，1996，18（6）：12-20.

[3]邓志伟，徐凯，张天宏.边界扫描测试技术在电子控制器测试中的应用[J].航空动力学报，2009 (04)：886-891.

[4]陈亮，胡善伟，张重雄.边界扫描技术及应用[J].航空计算技术[J]，2009(1)：128-130.

[5]时万春.现代集成电路测试技术 [M].北京：化学工业出版社，2006: 489-492.

[6]谈颖莉，戎蒙恬.SOC芯片设计与测试[J].半导体技术，2007(11)：11-16.

[7]程云波，方葛丰.基于边界扫描技术的电路板可测试性设计分析[J].电子测量技术，2007，30(7):24-27.

[8]杨讲平，周曼丽，桂详.基于边界扫描技术的电路单元测试性设计研究[J].计算机测量与控制，2007(5):587-590.