新思科技与中芯国际合作推出DesignWare USB 2.0 nano PHY

2010-08-15 00:51本刊通讯员
电子与封装 2010年6期
关键词:漏电工艺技术领先

全球半导体设计制造软件和知识产权领先企业新思科技有限公司和全球领先的半导体制造商中芯国际集成电路有限公司于5月18日宣布开始提供用于中芯国际65nm低漏电(Low Leakage)工艺技术的新思科技经硅验证的和获得USB标志认证的DesignWare®USB 2.0 nano PHY知识产权(IP)。作为一家提供包括控制器、PHY和验证IP等USB2.0接口完整IP解决方案的领先供应商,新思科技继续致力于通过提供高品质IP助力设计人员降低集成风险,这些IP具备了验证过的互操作性,并与标准规范设计兼容。

DesignWare USB 2.0 nano PHY IP专为各种高市场容量移动和消费电子应用而设计的,这些应用的关键要求包括要实现面积最小、低动态和泄漏功耗等特性。此外,DesignWare USB 2.0 nano PHY IP内建了调整电路,可支持快速的、芯片加工后的调整,以应对意外的芯片/电路板寄生或工艺变化,而无需用户对现有设计进行修改。这一特性使得设计人员能够提高良品率,并最大限度地降低昂贵的芯片改版成本。

“新思科技经过硅验证的DesignWare USB2.0 nano PHY IP与中芯国际的低漏电65nm工艺技术相互融合,使得我们双方的客户能够容易地将先进功能集成到可帮助他们满足低功耗要求、实现关键上市时间目标和快速投入量产的工艺中。”中芯国际高级副总裁兼首席业务官季克非表示,“近来,客户充分利用中芯国际65nm低漏电工艺和新思科技USB2.0 nano PHY IP在硅晶片领域大获成功,这让我们信心倍增。我们将加强与新思科技的战略和协同关系,利用我们业内领先的集成、功率效率和性价比,为我们的客户提供明显领先的优势。我们期待着与新思科技一如既往地开展持续合作,并向更先进的工艺制程迈进。”

“随着新思科技面向SMIC 65nm LL 工艺技术的高品质DesignWare USB2.0 nano PHY的上市,我们将继续向设计人员提供他们满足当今制造工艺要求所需的知识产权。”新思科技解决方案集团营销副总裁John Koeter表示,“我们通过与中芯国际合作,在其65 nm低漏电工艺中对我们的USB 2.0 nanoPHY IP进行硅验证。这种做法为我们的客户提供了成熟的、经过认证的IP解决方案,使他们能够在集成DesignWare IP的过程中降低所面临的风险,并加快产品的上市时间。”

猜你喜欢
漏电工艺技术领先
我国铁钌接力催化氨合成技术国际领先
漏电保护器失效 连环责任人须赔偿
浅谈以煤为原料的氨合成工艺技术及发展趋势
潍柴:从领先到引领
一种用于配变低压侧漏电保护器跳闸的报警系统
行李厢灯漏电故障排除
你了解漏电保护器和空气开关吗
薄煤层综掘工艺技术研究与应用
制氢工艺技术比较
油脂精炼工艺技术的探讨与应用