单精度浮点加法器的ＦＰＧＡ实现
2009-06-25 01:26王顺戴瑜兴
现代电子技术 2009年8期
王 顺 戴瑜兴
摘要：在FPGA上实现单精度浮点加法器的设计，通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式，设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程，依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以这里所介绍的单精度浮点加法器具有很强的运算处理能力。
关键词：IEEE 754；单精度浮点；加法运算；FPGA
中图分类号：TP368.1文献标识码：B文章编号：1004—373X(2009)08—008—03
猜你喜欢
宁波大学学报（理工版）(2022年6期)2022-12-01
导航定位学报(2022年2期)2022-04-11
铁道通信信号(2019年4期)2019-10-10
电子设计工程(2018年18期)2018-10-09
电子世界(2018年1期)2018-01-26
光学精密工程(2016年2期)2016-11-07
电测与仪表(2015年18期)2015-04-12
电子设计工程(2015年3期)2015-02-27
城市建设理论研究(2014年37期)2014-12-25
润滑油(2014年3期)2014-11-07
