王 顺 戴瑜兴
摘要:在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以这里所介绍的单精度浮点加法器具有很强的运算处理能力。
关键词:IEEE 754;单精度浮点;加法运算;FPGA
中图分类号:TP368.1文献标识码:B文章编号:1004—373X(2009)08—008—03
现代电子技术2009年8期
1《师道·教研》2024年10期
2《思维与智慧·上半月》2024年11期
3《现代工业经济和信息化》2024年2期
4《微型小说月报》2024年10期
5《工业微生物》2024年1期
6《雪莲》2024年9期
7《世界博览》2024年21期
8《中小企业管理与科技》2024年6期
9《现代食品》2024年4期
10《卫生职业教育》2024年10期