页表

8]；2224 页表2 中[35]改为[34]，[34]改为[33]；2226页图10的[60]改为[59]、删去“如图11所示”；2227页图13的[75]改为[74]；2228页图14的[74]改为[78]；2230页中表4：[77]改为[67]，[76]改为[75]，[77]改为[76]，[87]改为[83]。文末参考文献标号：[16]改为[7]；[17]改为[8]；[18]改为[9]；[19]改为[10]；[8]改为[11]；[20]改为[12]；

要包括3类：影子页表(shadow page table, sPT)模型、嵌套页表(nested page table, NPT)模型以及直接页表[3].前2种属于完全内存虚拟化，虚拟机操作系统无需做任何修改；第3种属于半虚拟化，需要修改虚拟机操作系统的源代码.本文工作主要针对完全虚拟化解决方案.影子页表模型属于软件内存虚拟化，不需要硬件支持.该模型的主要思想是采用一个页表(即影子页表)来直接保存客户机虚拟地址到宿主机物理地址(gVA→hPA)的映射.在虚

地的GMMU进行页表查询，如果所需要的页表项位于本地GPU，则该转换过程就可以在本地完成；否则，请求被送往CPU端的IOMMU进行转换。本文对上述2种地址转换架构进行了深入分析和比较。集中式地址转换架构较为简单，系统中所有GPU结点的页表查询操作均在CPU端的IOMMU完成，因此硬件开销相对较小。分布式地址转换架构相对复杂(硬件开销也更大)，系统中每个GPU结点具有自己的GMMU，当访问的内存页位于本地内存时，页表查询在本地GMMU完成；当访问的内存页位于

个月”。第575页表3“Cancer specific survival”的95%CI一列，由上至下依次更正为“1.004-1.031、1.310-2.221、0.703-1.393、0.858-1.452、0.859-1.541、1.058-1.813、0.324-0.832、0.727-2.448、2.079-3.854、1.464-2.601、1.663-2.292、1.187-2.007、1.786-3.868、0.913-3.070、0.961-

中率势必导致大量页表访问，大大增加虚实地址转换的实际开销。因此，虚实地址转换已经成为GPU一个重要的性能瓶颈[6，7]。虚拟地址按位从高到低依次由L4索引、L3索引、L2索引、L1索引和偏移位组成，对于出现的这些问题，现有解决方案主要有3种：提高TLB命中率、优化IOMMU(Input Output Memory Management Unit) buffer中请求的调度策略，以及提高页表遍历缓存PWC(Page Walk Cache)命中率。提高TLB命

式下，若采用一级页表方式，需要连续的4 MB内存来存放页表，这对内存资源的要求比较高；若采用二级页表的方式，最大连续空间只需要4 KB，虽然对存储的要求大大降低，但是在TLB未命中需要换页时，多了一次访存操作，系统的效率降低，二级页表也有可能引发TLB二次充填问题，增加了系统维护的复杂程度[2]。在实际使用中，很少有程序用到整个32位的寻址空间，多数程序在自己的地址空间内部有巨大的空洞。基于这一特性，在地址映射时，避免对空洞的映射，可以有效减少页表带来的内

13]等通过置一页表项中的保留位来触发缺页中断(page fault)以实现页粒度的cache访问控制，但会产生L1终端故障(L1 terminal fault，L1TF)[17,18]等新的侧信道泄露。本文分析了AnC和Xlate类基于MMU和CPU核共享cache的侧信道攻击，指出防御的关键在于隔离cache中的页表项和普通数据，并分析了已有的基于隔离的防御措施的不足，研究探索了软件、硬件2种隔离方案。(1)在软件层面，首先基于页面属性表设置所有页表项

护，而是通过修改页表，影响虚拟地址寻地过程，使得包含安全敏感数据的页面只有在处理器访问时才出现在进程地址空间，而其它时间由内核单独持有，从而减少安全敏感数据的暴露时间.我们在Fedora 21(内核版本号：3.17.6)上构建了原型系统，并对其进行功能测试和性能测试.测试结果表明：我们的原型系统能够在不影响处理器访问的前提下，隐藏用户隐私数据；虽然对数据读写的操作性能影响明显，但是对系统整体性能影响不大.2 相关工作我们从硬件、虚拟机、操作系统和应用软件四

操作系统通常采用页表结构管理每个进程的虚地址空间，实现虚地址到物理地址的映射。在微处理器中，访问物理地址标记（Physical Tag，PTag）的Cache时，虚实地址代换通常处于Cache访问的关键路径上，为提高虚地址到物理地址代换的速度，高性能处理器通常会使用旁路转换缓冲（Translation Lookaside Buffer，TLB）缓存虚实地址的映射关系。TLB 通常采用全相联或组相联的结构实现，访存请求在访问Cache 的同时，并行查找TLB

续的内存空间存放页表的问题，采用两级页表的TLB结构。在进行地址翻译时，传统的TLB结构[2]只能按级进行查找，一旦TLB失靶，就会导致页表切换，造成能量消耗和时钟延迟，从而导致处理器的性能降低[2-3]。为了高效并灵活地管理内存空间，减少页切换[4]，本文拟设计一种适用于嵌入式GPU存储管理单元的硬件结构。采用树状页表结构[5]进行地址翻译，将一级页表索引和两级页表索引同时与TLB比较，若两级页表命中，直接翻译出物理地址。最后采用DC工具进行综合，并在Z

分策略。通过扩展页表的条目，增加了4个记录位，越是靠左的位权重更小：8、4、2、1，每当页面被访问的时候标记就会左移一位，最后划分的时候计算页面的总权重，根据设定的冷热页面的阈值来划分冷热页面。Luiz Ramos等[13]提出了一种考虑页面访问频度和时间的RaPP策略。策略利用一个M级的LRU队列来记录页面的访问信息，页面在生存时间内随着被访问的程度不断地提高队列等级。当超过生存时间后降低队列等级，全面地考虑页面在很长时间和最近时间段的访问情况。2 动

面可以选择，比如页表、Cache 、DRAM 等。这项工作是对侧信道攻击面进行一个全面的总结，并讨论一些可能的防御和检测方法。当我们不能够完全相信某个计算平台（比如公有云和可能被攻破的操作系统）的时候，建立一个可信的运行环境（TEE）是非常重要的安全要求。近些年研究人员提出了很多TEE 系统用于保护应用程序，使其能够抵御来自操作系统的攻击。Enclave 的运行环境有大量的资源和外面non-enclave 公用，比如Cache 、页表、DRAM 和分支预测

实现基于两套内存页表（kernel page table）：内核的内存页表以及SKEE的内存页表。在内核的内存页表中，内存页表本身，以及SKEE的代码和数据页面没有被映射，这样内核便不能访问SKEE，也无法更新内核本身的内存页表。而SKEE的内存页表包含所有内存的映射。内核需要更新内存页表时，会陷入（trap）到SKEE中，SKEE会检查每一个内存页表更新操作，确保其不会破坏SKEE和内核之间的隔离。SKEE另一贡献是针对ARMv7和ARMv8平台的内核和

址；地址重定位；页表；快表【Abstract】This paper proposes a way to allocate memory discrete - page memory management， and discusses its basic ideas and address translation. Finally， the shortcomings of the storage management.【Key words】Page memo

分页虚拟存储 页表 快表 CUP访问数据 计算方法中图分类号：TP301 文献标识码：A 文章编号：1007-9416（2014）08-0081-01在教学中很多学生对于计算分页虚拟存储中数据的平均访问时间很是迷惑，不知从何下手解决，其实解决这一问题的关键之处便是要理解分页虚拟存储的原理，页表、快表的概念和存放位置以及CPU 访问数据的基本过程。如果将这些内容理解透彻，那计算分页虚拟存储中数据的平均访问时间就如小菜一碟了。首先我们来了解分页存储管理的基本

然后获取两个连续页表项用来进行TLB替换写入，处理完毕后返回异常处理现场。2 软TLB处理实现龙芯2F系统为64位，页表为 3级页表，且操作地址不连续，每次访问三级页表内容时，TLB重载入需要5次访存操作，产生3次左右的Cache失效，使得TLB重载入异常处理时间大大加长。龙芯2F系统中设计用软TLB技术来减少TLB替换处理时间，软TLB技术在内存空间中开辟出一个全局TLB缓冲区域，作为硬件TLB的缓存，在系统进行TLB表项替换前，要先查询该TLB缓冲区，