关于板级设计的晶体准确度研究

作者简介：张清媛（1993— ），女，内蒙古赤峰人，工程师，硕士；研究方向：电子产品的部件及系统可靠性。

摘要：电子产品设计阶段，因晶体频率不准确问题，会导致产品的研发周期不必要的延长，甚至会影响到成品的质量。文章主要研究的是在电子产品研发阶段主板上晶体频率准确度的优化方案，以晶体的实际应用电路为参考，分析了晶体的频率偏差规律，构建了晶体频率参数的测试系统。通过对测试数据的处理，分析了晶体外围匹配电路的电容容值对晶体频率的影响。同时，综合考虑后提供了减小晶体频率偏差的原则，也就是外围匹配电路上电容容值的选择方法。

关键词：主板；晶体；电容

中图分类号：TN606  文献标志码：A

0  引言

晶体作为一种基础电子元器件，具备为电路提供稳定时钟信号以及无线载波信号的特性，广泛应用于电子信息产业中，市场规模也一直处于稳定状态。但近年来，随着智能AI、无线系统和汽车电子等应用场景需求的提升，对物联网的技术要求也是越来越高，连接设备的数量也随之快速增长。对于不可或缺的晶体来说，有了更高精确度和更高稳定度的要求［1］，电子产品研发阶段的晶体准确度更是关键，为此设计了一套测试系统来测量晶体频率的准确度。

1  晶体的关键参数

电子产品中常用的晶体是石英晶体谐振器，特有压电效应，机械能和电能之间的相互转换，等效RC振荡电路，如图1所示。其中，C1为动态电容；L1为动态电感；R1为动态电阻；C0为静态电容。电路中晶体的符号标识如图2所示。

在电子产品主板电路上最常用的电路之一是Pierce电路，如图3所示。

其中，Cg和Cd均是电路中匹配电容，Rf是连接芯片端的反馈电阻，Rd是用于输出端起限流作用的电阻［2］。

1.1  频偏

频偏是指晶体的标称频率较实际频率的偏差，是非常关键的参数，象征着时钟信号的准确度，偏差超出可承受的范围会使得时钟信号不准确，进而导致芯片无法正常工作，公式如下所示。

Δf=（f标-f测）×106f标

其中，f标为晶体振荡器的标称频率，f测为晶体振荡器的实测频率，Δf为频偏值，单位是ppm。

1.2  负载电容

负载电容是决定晶体频率的重要参数，用CL表示。晶体元件datasheet中CL是一个测试参数，也是一个应用参数，这个值可在用户使用时根据具体电路情况作适当调整，来微调晶体的实际工作频率。CL和实际应用电路中焊接的电容息息相关［2］，具体有如下关系：

CL=Cg×CdCg+Cd+C0+Cs

其中，CL为负载电容，Cs为杂散电容，Cg和Cd如图3所示。

2  板级晶体测试方法

2.1  测试设备

晶体在电路上被通电后，会产生有规律的振动并输出信号，即有频率产生，典型的晶体波形如图4所示。

2.1.1  示波器

晶体在电子产品的应用电路中输出的频率是否正确，波形是否完整，使用TEKTRONIX或其他示波器进行测试。

2.1.2  频率计

电子产品中使用的晶体一般频率都较高，除RTC是32.768 kHz，其余均为MHz级别，对于频偏参数，精度需精确到1 Hz，故需使用高精度Agilent频率计测试。频率计也被称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器，该设备测量精确度可达0.001 Hz。

2.1.3  有源探針和无源探针

仪器测试搭配使用的探针是必需的，应用的探针包含两种，示波器上应用的是有源探针，频率计上应用的是无源探针。

2.2  测试方法

2.2.1  示波器截取波形

定位到电子产品的主板上待测晶体，将电子产品通电，使用有源探针点测晶体管脚，测试晶体的频率，抓取波形，并分析正确性。

2.2.2  频率计测试频率

（1）电子设备需要在通电状态下测试.

（2）将无源探针接地端接在测量晶体附近任一地电位，另一端点测到晶体的管脚位置。

（3）点击run按键，等待频率计显示数据稳定后，点击stop/single按键暂停，读取数据并记录即可。

3  晶体准确度优化方案

3.1  时间偏差大

时间偏差较大，以年为单位漂移。电脑上有时间显示功能，即便是关机，内部的时间也不会错乱，下次开机后时间显示仍是准确的，原因是电脑主板上有一颗电池，它的主要功能就是为电脑内部时钟供电，以及保存设置好的主板BIOS信息。若时间偏差较大，大概率是主板电池的电量被耗尽，导致时间等内部信息恢复到出厂的设置，可通过更换电池来解决［3］。

3.2  时间偏差小

3.2.1  温度漂移影响

电子产品出现时间逐渐变快或变慢现象，可能出现了温漂。为了解决温度偏差带来的影响，系统应根据实际需求选择精度更高的温补晶振，如NTC晶体（带有热敏电阻的晶体）。温补晶振是通过感应环境温度，然后将温度信息转换成可控制量，在线补偿后控制晶振的输出频率［4］。

3.2.2  电容不匹配影响

主板上外接电容不匹配，导致晶体振荡器频偏超出主板对晶体的要求，spec要求频偏小于30 ppm，实测的25 MHz晶体在电路中频率比标称频率小，实测的48 MHz晶体在电路中频率比标称频率小。

优化的方案是通过更换外围电路上的匹配电容，因电容尺寸影响，结合实际可操作性，固定Cg的容值不变化，调整Cd的容值，根据多次更换并测试，汇总如表1—2所示数据，分别为25 MHz和48 MHz晶体［5］。

25 MHz和48 MHz晶體的频率偏移值与不同电容容值的趋势如图5所示。

通过示波器抓取了晶体的实际波形，如图6所示。

从以上图中数据对比分析后发现，当频率出现负向偏移，也就是实测频率小于标称频率时，可将电路中匹配的电容之一，更换为同尺寸且容值偏小一些的，晶体振荡器频偏会符合要求。

4  结语

综上所述，本文从晶体的基本原理到关键参数都进行了分析，从实际测试的角度深入分析了晶体的应用，搭建了准确实用的测试系统。基于逆向分析发现，通过调整晶体外围匹配电路的电容容值可改善晶体频率。这种简单实用的方式，能够缩短工程师分析的时间，提高测试的效率，为业界同类问题的测试提供参考。

参考文献

［1］薛超.晶体振荡器频率老化特性及频率老化标准要求分析［J］.中国标准化，2020（S1）：153-157.

［2］王涛.具有掉电应急处理能力的RTC设计［D］.成都：电子科技大学，2022.

［3］应用达人.花钱装机性能不好？［N］.电脑报，2021-08-02（6）.

［4］李二鹏，文开章，冯保红，等.石英晶体振荡器频率特性的测量与分析［J］.测控技术，2010（1）：81-83.

［5］林海，周强.石英晶体谐振器的负载电容参数选择原则研究［J］.电子制作，2018（8）：25-26，53.

（编辑  沈  强）

Research on crystal accuracy of mainboard design

Zhang  Qingyuan

（Lenovo（Beijing）Co.， Ltd.， Beijing 100089， China）

Abstract：  In the design stage of electronic products， the issue of inaccurate crystal frequency can lead to unnecessary extension of the product development cycle， and even affect the quality of the finished product. The main research of this article is on optimizing the accuracy of crystal frequency on the motherboard during the development stage of electronic products. Taking our actual application circuit of crystals as a reference， the frequency deviation law of crystals is analyzed， and a testing system for crystal frequency parameters is constructed. By processing the test data， the influence of the capacitance value of the crystal peripheral matching circuit on the crystal frequency was analyzed. At the same time， after comprehensive consideration， the principle of reducing crystal frequency deviation is also provided， which is the method of selecting the capacitance value of the capacitor on the peripheral matching circuit.

Key words： mainboard; crystal; capacitance