一种宽带低功耗的VCO设计

沈 最

（上海电力大学 电子与信息工程学院，上海 201306）

0 引 言

随着物联网、无线通信技术呈爆炸式的增长，经济社会和人类生活发生了巨大的变化，各种无线通信系统不断被开发出来用在通信和集成电路领域中。而互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）工艺水平的不断提高，推动了低功耗、高集成度、超高频以及超宽带射频模块的发展和实现，如低噪声放大器（Low Noise Amplifier，LNA）、功率放大器（Power Amplifier，PA）、混频器（Mixer）以及锁相环（Phase Locked Loop，PLL）等。压控振荡器（Voltage Controlled Oscillator，VCO）是PLL 中的一个重要模块，其主要性能指标是相位噪声、功耗、调谐范围以及占用芯片面积的大小等。

国内外的研究学者对于VCO 的研究也逐渐深入。PENG 等人基于0.18 μm 的CMOS 工艺设计的压控振荡器，工作电压在1.8 V 以下，功耗约为18 mW，中心频率为5.36 GHz，调谐范围为740 MHz，相位噪声为-115 dBc/Hz@1MHz[1]。JAEWOOK 等人基于CMOS 工艺，设计的频率范围为1 900 ～3 800 MHz，相位噪声分别为-116.4 dBc/Hz@1MHz 和-124.8 dBc/Hz@1MHz[2]。而YOO 等人设计的宽带双调谐环型压控振荡器能达到120%的调谐范围，相位噪声为-101 dBc/Hz@1MHz，功耗为6.4 mW[3]。

文章设计了一款宽带、低功耗的小面积压控振荡器，应用于蓝牙低功耗项目。为了避免振荡器受到功率放大器频率牵引的影响，本次设计目标压控振荡器的中心频率在4.8 GHz 附近。设计改善了可变电容模块，采用6 bit 的开关电容阵列得到了较宽的调谐范围，在电容阵列中引入新的开关，以降低开关管的寄生电容对调谐范围的影响，实现了对于VCO 功耗、相位噪声和频率范围的整体优化。

1 压控振荡器的原理

文章选用了LC-VCO，采用负阻的分析方法进行推演。LC 振荡器的构成包含了电感电容的谐振腔和一个有源负阻，如图1 所示。实际电路中，电感和电容都会有对应的寄生电阻Rp，如果将电流注入到谐振腔内，则会因为寄生电阻的作用，增加电路内的能量损耗，进而间接地导致振荡的终止，因此需要加入有源负阻来抵消LC 电路中的Rp。直流能量经过负阻电路后转换为交流能量，以弥补LC 谐振腔所消耗的能量。目前，有源负阻电路的设计方法有很多，其中包括N 型金属氧化物半导体（N Metal Oxide Semiconductor，NMOS）交叉耦合、P 沟道金属氧化物半导体（Positive channel Metal Oxide Semiconductor，PMOS）交叉耦合以及互补型交叉耦合电路。

图1 带负阻的LC-VCO 模型

压控振荡器利用了可变电容的压控特性，通过低通滤波器输出的稳定电压实现了对于输出频率的控制。振荡器的输出频率表示为

式中：ωout为振荡器的输出频率；ω0为振荡器在控制电压为0 时的频率；Kvco为振荡器的调谐增益，Hz/V，对于PLL 电路来说Kvco是一个重要的参数，可以决定锁相环的环路是否能稳定下来；Uctrl为控制电压。

2 电路模块的设计

2.1 电容模块的优化设计

对于一个理想的LC-VCO，调谐增益Kvco变应当使其保持线性稳定性。但是，由于工作频率的不断升高，Kvco变会逐渐变大，产生波动并且在整个频率范围内变化很大。Kvco变与VCO 的相位噪声指标密切相关，并可影响整个PLL 的系统环路。VCO 的输出频率为

式中：Cvar为可变电容模块中的容值；Ccap为开关电容阵列中并联的容值；L为在该电路中的电感感值。Kvco是VCO 输出频率相对控制电压Uctrl的偏导数，可以得出推导式为

由式（3）可以推断，在控制电压Uctrl恒定时，采用增加可变电容容值范围的方式来提高Kvco变，可使整个VCO 的工作频带范围拓宽。传统的可变电容模块中一般采用一组调谐电压Uctrl控制的可变电容，从上述分析可知，这种情况下这会导致Kvco变发生很大的变化，要降低全频带的波动性，最简单的办法是将单个可变电容模块改进成nbit 开关控制的可变电容阵列以及nbit 开关控制的固定电容阵[4]。文章设计的可变电容阵列电路如图2 所示。通过给可变电容的两端加入偏置电压，并加入调谐电阻，使可变电容工作在合适的区间，串联2 个大的隔直电容，从而避免偏置电压对VCO 输出电压的影响，同时抑制噪声。原本1 组2 个的可变电容拓展为3 位开关组成的6 个可变小电容和一组固定的可变大电容。其中开关控制的可变小电容参数设置完全相同，且精心设计了电容值的大小，这样设置与二进制加权方式的参数设置相比更加方便，且能精确地进行频率细调。

图2 改进后的可变电容阵列

图2 可变电容的开关电路

文章所使用的开关固定电容阵列为6 bit，由64个调谐曲线组成，为使调谐曲线依照频率等距分配，开关电容阵列按乘二关系递增，即Cn=2n-1C1。增加开关电容使得整个谐振腔电容范围显著增大，提高了VCO 的输出频率范围。

2.2 开关模块的优化设计

可变电容的开关管设计与固定电容的开关设计不同，固定电容的容值不会随电压的改变而发生变化。而可变电容需要传输门将控制电压接入可变电容的线路上才能正常调谐工作。本次设计的可变电容开关如图2 所示，开关闭合时，CMOS 传输门导通，使Uctrl作用在可变电容上，改变其容值接入到整体电路中，进而改变VCO 的输出频率；传输门关断时，可变电容对于电路的影响不大。

2.3 有源负阻的设计

负阻电路提供的所谓能量必须满足一定的条件才能保证LC-VCO 的起振。通过振谐腔并联等效阻抗Rp的计算公式为

式中：Q为电感的品质因数。为提高谐振腔的品质因数，要选取高Q值的电感来减小电路的整体功耗，本次设计的电感在EMX 仿真后的Q值为13.7。电感值为1.26 nH，那么4.8 GHz 下的谐振腔等效并联电阻约为520 Ω，则谐振腔的跨导为

起振的判决条件公式为

式中：gmn为NMOS 的跨导值；gmp为PMOS 的跨导值；γ为保证起振正常的起振因子，通常取3。因此，在设计中NMOS 和PMOS 管的跨导都取gmn=gmp=5.76 mS。

3 测试分析与讨论

文章基于SMIC 40 nm 对LC-VCO 进行设计，通过版图绘制以及后仿真的优化测试可知。本文设计的VCO 版图如图3 所示，大小约为0.089 mm2，整体功耗为1.155 mW。

图3 VCO 版图

控制电压Uctrl在200 ～900 mV 时，中心频率下的调谐曲线如图4 所示。由图4 可知，传统的可变电容电路所得到的调谐增益Kvco变化较大，对于控制电压的利用率不高，而优化后的调谐曲线较为线性，避免了VCO 调谐线性度较差后产生的锁相环不稳定现象，使其在整个频带中波动较小，与设计的目标相一致。TT 工艺角（表示NMOS 和PMOS 都是Typical 型）下，25 ℃时，后仿真的64 条调谐曲线如图5 所示。相邻2 条曲线有一定的交叠，避免了输出的频谱出现断点，同时让工作频率覆盖在4.08 ～5.62 GHz，保证了中心频率在4.85 GHz 附近，使整个频率的调谐范围占比为31.75%。

图4 调谐曲线的比较

图5 64 条频率调谐曲线

VCO 的相位噪声PVT 测试结果如图6 所示，在1 MHz 频率偏移处，在TT 工艺角下，25℃常温时，该相位噪声为-116.46 dBc/Hz，较前仿所测得的相位噪声有所下降，主要原因是后仿带来的寄生电容的不确定性。

将压控振荡器的性能参数与参考文献[5]的性能进行对比，结果如表1 所示。文献[5]采用的是CMOS 工艺，差别在于尺寸的不一。且为了对VCO整体性能进行评估，采用了考虑调谐范围的性能系数（Figure of Merit，FOM）值为

式中：L(∆ω)为VCO 的在该∆ω频率偏移处的相位噪声；∆ω为频率；TR为频率的调谐范围；ω0为中心振荡频率；Pdc为电路消耗的功耗。

图6 相位噪声的PVT 仿真

通过表1 的对比结果可知，设计的VCO 在功耗、相位噪声、调谐范围都有不错的性能优化，计算得到的FOM 值为-200.03 dBc/Hz。

表1 VCO 的性能对比

4 结 论

基于SMIC 40nm CMOS工艺设计出了一款低功耗、宽谐调范围的压控振荡器，通过改善设计可变电容模块，以及将新的开关应用于电容阵列中，减小开关管寄生电容对于电路调谐范围的影响。最终相位噪声在1 MHz 的频偏处约为-116.46 dBc/Hz，版图的面积大小约为0.089 mm2，功耗仅为1.155 mW，调谐范围为31.75%，FOM 值为-200.03 dBc/Hz。