250 MeV回旋加速器高频低电平系统设计

牟雪儿,殷治国,魏俊逸,刘 萍,宋琦琪

(中国原子能科学研究院 核技术综合研究所,北京 102413)

质子治疗技术以加速器技术作为核心,是当前医学物理界的一大前沿热点,它能够精确照射肿瘤并减小对正常组织的损伤,降低副作用发生风险,改善患者的生活质量。中国原子能科学研究院先后开展了230 MeV和250 MeV医用回旋加速器的研制工作。230 MeV医用回旋加速器[1]拟用于江苏省人民医院质子中心(扬州分院),其低电平系统为模拟数字混合型系统,采用数字信号处理器DSP实现有限状态机对高频启动、开闭环等操作进行精确控制[2-3]。与230 MeV加速器相近的250 MeV医用超导回旋加速器也在同步建造,该加速器使用二次谐波双隙同轴腔体结构,可将质子由低能加速到242.6 MeV。

针对于230 MeV低电平系统中存在的启动速度慢、无法在脉冲模式下闭环、电磁抗干扰能力差等问题,250 MeV低电平系统在230 MeV低电平系统的基础上设计一套基于cPCI总线的数模混合低电平系统。该系统利用DSP处理复杂算法,FPGA对高速信号进行实时处理[4],在CPU中实现有限状态机,通过cPCI总线与FPGA进行通信,同时,硬件设计中增加预调谐模块和电磁隔离模块。最终,实现250 MeV低电平系统的谐振频率为71.177 MHz,调谐环可在77.0～77.35 MHz频率范围内工作,系统可在可调脉宽的脉冲或连续模式下闭环控制,且闭环锁定时间<5 s。

1 高频控制方案比选

低电平控制系统从构成上可分为模拟系统、数字系统和数模混合系统[5],从运行模式上可分为他激模式和自激模式[6],本文针对不同系统构成和运行模式的特点,以及加速器不同的运行阶段,对中国原子能科学研究院现有低电平控制方案进行对比,优选方案用于250 MeV低电平控制系统的研制。

1.1 自激控制方案

中国原子能科学研究院177 MHz高能流强等时性回旋加速器的低电平系统中加入了自激模式。自激方法与他激方法的不同点在于高频自激环路的工作无需外部参考信号,而是由腔体取样作为调制器的输入,对腔体进行激励。自激环路的基本构成元素是:高频发射机、传输线、加速器高频腔、限幅放大器、环路移相器等[7]。该低电平系统利用高频开关进行选择,可将高频系统运行在自激模式。此时,低电平输出部分的调制器的参考信号由腔体取样信号经过限幅放大后给出。当限幅放大器投入工作、环路移相器被调谐,满足环路约束条件时,系统将受环路中杂散白噪声的驱动,建立初始震荡;随后通过环路相移的调节,可使环路谐振收敛到目标频率。随后,系统使用外部参考信号与腔体取样信号进行鉴相,其结果用于控制环路相移,以锁定自激的工作频率及相位。此时,该高频系统工作在自激锁相模式,即将系统的频率和相位锁定至外部参考信号源。

1.2 全数字方案

中国原子能科学研究院全数字低电平系统[8]采用ZYNQ 7030芯片完成低电平系统的控制任务,其中FPGA主要负责从高速ADC获取采样数据,形成IQ序列,利用数字下变频技术将高频信号下变频至基带IQ信号,再利用CORDIC算法[9]将IQ信号转换为幅度相位信号以完成解调运算。数字幅度和相位闭环PID控制器由ARM处理器实现,将解调器得到的幅度相位信息与设置点进行比较获得误差信号,经过比例积分微分运算后,将运算结果发送到调制器,调制器采用硬件乘法器,将PID运算结果与NCO输出相乘实现调制。同时为了实现一套低电平系统控制两个高频系统,该系统利用Z-7030片上的双核ARM处理器,在每个处理器内核上运行一套独立的ARM固件程序,负责一个高频系统的自动启动、异常保护和在线参数修改。

1.3 数模混合方案

中国原子能科学研究院230 MeV低电平系统采用数模混合方案[3],其高频系统框图如图1所示。低电平由模拟数字混合型幅度环、调谐环和电压平衡环组成。幅度环利用模拟电路完成对DDS信号的调制和对采样信号的解调,用CPLD实现与其他板卡的数据交换并完成打火保护和反射保护;调谐环通过模拟鉴相器和DSP中的PID控制器实现对调谐马达的控制,从而改变腔体微调电容来进行调谐,使腔体信号频率稳定在输入信号频率上;电压平衡环主要是在系统完成连续闭环后,利用ARM处理器控制调谐马达的运动,完成两组腔体Dee电压的平衡调节。

图1 230 MeV低电平控制系统框图Fig.1 Block diagram of 230 MeV low level radio frequency control system

通过对中国原子能科学研究院现有的加速器低电平系统的比较分析,他激系统模式发展成熟,且他激系统因外部联锁而中断后,不需要调整环路频率,因此本方案选择使用他激模式。由于250 MeV与230 MeV加速器设计相近,数模混合系统能兼顾数字电路与模拟电路的优点,因此选择对230 MeV低电平系统进行升级改造:采用cPCI总线系统代替原有的自定义总线,并充分利用FPGA的并行架构和DSP的高速乘法器与多总线结构,有效提高低电平系统的快速实时处理能力;增加预调谐状态和模块,提高高频系统的启动速度;更改硬件电路及控制程序,实现低电平连续和脉冲的双模式闭环;增加电磁隔离模块,满足医疗器械的设计要求及指标。改进后的低电平系统用于250 MeV回旋加速器。

2 250 MeV回旋加速器高频低电平系统设计

2.1 250 MeV低电平系统总体设计

250 MeV低电平系统的设计采用数模混合的方案,其原理框图如图2所示,低电平系统由幅相环路与调谐平衡环路组成。相较于230 MeV低电平系统设计,250 MeV低电平系统的幅相环路保留了采样信号的模拟解调部分,信号调制利用参考信号源和模拟IQ电路实现了对高频信号的幅相调制,同时,不再使用CPLD完成各板卡间的数据转换和连锁保护,而是通过cPCI高速外围总线与FPGA的通信实现板卡间的数据交换;调谐平衡环路保留模拟鉴相器与马达控制部分,在鉴相器前端增加预调谐模块,以实现低电平系统在低功率处的调谐;此外,250 MeV低电平系统的状态机运行在cPCI CPU的VxWorks操作系统上,通过cPCI操作指令控制低电平板卡。

图2 250 MeV低电平系统框图Fig.2 Block diagram of 250 MeV low level radio frequency control system

250 MeV低电平系统的硬件由两块cPCI高频控制卡组成:幅相控制板和调谐/平衡控制板,每块板卡由控制底板、FMC子板及后IO模块组成。数据处理及控制算法的实现主要依靠的是底板上搭载的DSP及FPGA。后IO主要实现模拟电路的功能,FMC板负责实现数模转换和模数转换,主控板的主要芯片包括Xilinx的A7系列FPGA及摩托罗拉数字信号处理器(DSP),以实现控制算法和与上位机的PCI通信,二者通过局部总线交换数据。子母板的电气连接使用FPGA Mezzanine Card (FMC)接口,此设计可使得方案灵活性和通用性有所提高,既可使用DSP强的数值运算能力实施数字反馈控制,又可利用FPGA实现快速、灵活的联锁保护。其中,幅相控制板中FPGA的主要功能是接收来自低电平机箱外部的磁铁、真空、水冷及开启关断信号与来自低电平机箱内部的打火、反射、本地开关等信号,并将这些信号作为低电平控制系统的联锁信号,用来控制低电平机箱的信号输出,实现对高频发射机的保护。

幅相控制板的幅度环路采用模拟电路将高频信号解调至直流信号,利用ADC对直流信号进行采样,采样结果与设定值做差后输入到DSP中进行PID运算,同时相位环路采用模拟鉴相器对腔体采样信号与参考信号进行鉴相,鉴相结果与设定值做差后通过ADC输入到DSP中进行PID计算,幅度环路与相位环路的PID计算结果通过DSP内部处理后,生成两路正交信号,正交信号经DAC输出到模拟调制器对高频信号进行调制。调谐平衡控制板通过模拟鉴相器对腔体采样信号与正向信号进行鉴相,鉴相结果与设定值做差后通过ADC输入到DSP中进行PID运算,运算结果经DAC输出后控制马达的运动,平衡环路是在低电平系统调谐、幅相均闭环后,控制马达的运动,使两个腔体电压平衡,马达的控制信号与限位保护均是通过调谐板上的FPGA实现。

250 MeV低电平系统的软件包括上位机软件开发和主机系统接口开发。软件的主要功能为状态机实现、参数设置、数据获取、数据处理等,这部分功能主要由上位机软件系统完成。此外,控制算法和连锁保护在DSP系统和FPGA系统中实现。

2.2 PID调谐实时控制速率提升

在调谐环路中,鉴相器的输出结果与设置相位相减形成误差,经ADC输入到DSP中进行PID运算,根据运算结果控制腔体微调电容共模运动,实现调谐。PID的更新速率制约着调谐环的控制带宽,进而影响调谐环路最大稳定增益。为进一步提高PID运算速率,本文利用DSP56800系列数字信号处理器的高速并行加乘指令和多总线架构实现PID的数值运算[10]。数字式PID算法可表示为:

u(n)=u(n-1)+K0e(n)+

K1e(n-1)+K2e(n-2)

式中:u(n)和u(n-1)分别为当前时刻和前一时刻PID计算结果;e(n)、e(n-1)和e(n-2)分别为当前时刻、前一个时刻和前两个时刻的设定值与实际值的差;K0、K1和K2为增量式PID算法的计算系数,其值和比例系数P、积分系数I和微分系数D的设置值有关。

在DSP的X存储器中使用R0和R3寄存器,可由全局数据总线进行读写操作:将当前时刻、上一时刻和前两时刻的PID的输入x(n)、x(n-1)和x(n-2)存储到寄存器R0中,将K0、K1、K2存储到寄存器R3中,利用全局总线对这两个寄存器进行读写并利用DSP中的累加器和乘法功能实现y(n)=y(n-1)+K0x(n)+K1x(n-1)+K2x(n-2),这种并行汇编指令有效提升了PID算法运算速率。

2.3 低电平系统自启动流程优化

为降低超导回旋加速器使用的复杂性,一键启动功能是本套高频控制设计的重点,其中二次电子倍增效应[11]是制约回旋加速器高频启动的主要因素,如何克服低功率区间的功率-加速电场的非线性是设计启动流程的核心问题。中国原子能科学研究院100 MeV强流回旋加速器低电平控制系统[7]的启动方法是使用短脉冲进行搜索,利用快速的脉冲前沿穿越多电子效应区域。即在脉冲搜索过程中低电平控制系统输出一系列功率较高的高频短脉冲,同时控制调谐电容做往复运动追踪腔体谐振点。而瑞士保罗谢尔研究所(PSI)回旋加速器的低电平启动则是在一个较低的高频功率[12]下搜索腔的谐振点,然后输出约200 μs的百kW级的短脉冲[13],使腔体快速通过多电子区,避免陷入多电子效应。PSI的回旋加速器采用的是分离扇方案,它在低功率调谐处的功率水平较紧凑型回旋加速器更高,该方法不能在250 MeV超导回旋加速器中直接应用。

250 MeV低电平系统的一键开机设计,参考PSI回旋加速器的启动方法,使用连续低功率调谐的方法,以取代耗时的谐振搜索。然而,低功率搜索的功率较PSI的加速器腔体功率等级低3个量级,只能实现谐振的初步搜索。在此基础上,提出结合脉冲调谐的方法,利用脉冲信噪比好的特点,以实现谐振频率的准确锁定。启动过程包括低功率调谐、脉冲搜索、功率提升和连续运行4个阶段。这4个阶段在CPU中建立状态机实现,分别记为S1、S2、S3、S4[2]。其中在S1阶段,低电平系统使用低功率的连续波信号以驱动腔体,使得所建立的腔体电压低于最小的二次电子倍增阈值。此时,控制器FPGA输出强制连续信号,使幅度板处于连续波模式,同时将调谐板置于预调谐状态,通过改变信号通路来实现极低功率条件下的腔体调谐,调谐环的设计中加入了预调谐模块,它由放大/衰减电路组成,以拓宽现有调谐相位甄别的动态范围。线路中,进入鉴相器的两路信号分别为腔体取样信号和正向信号。在预调谐时,由于腔体取样信号和正向信号幅度都很小,需通过控制高频开关HSWA2-30DR+选择信号经过放大器,再进入鉴相器;在高于多电子效应的功率水平下,则选择通过另一路衰减器;在脉冲时,脉宽内通过衰减器,脉宽外通过放大器,则可充分利用整个脉冲周期进行调谐。上述三者结合,躲避了多电子效应对调谐环路的干扰,拓展调谐环路的动态范围,缩短了调谐环路的收敛时间,提高了加速器的运行效率。

2.4 连续与脉冲双模式的闭环控制

目前,国际上的回旋加速器低电平系统一般在连续模式下闭环运行[14-16]。230 MeV低电平系统同样是设计在连续运行模式下闭环,但在实际调试中发现,低电平系统工作在连续模式下会导致引出剂量过高,且会对耦合窗造成一定程度的损坏,因此250 MeV低电平系统需新增脉冲闭环模式以满足日常运行和设备调试,使加速器既可稳定运行在连续模式下,也可稳定运行在脉冲模式下。

250 MeV低电平系统在连续状态下闭环是通过正反馈逻辑线路实现的,使得高频输出功率和占空比快速增加至连续状态。而在脉冲状态下闭环时,输出信号的功率和占空比不受正反馈回路控制,而是由FPGA直接控制数控衰减器和输出端的高频控制开关实现。为实现在脉冲状态下调谐环路的稳定,低电平输出端通过高频开关控制输出一个脉冲信号驱动腔体,由于预调谐模块的存在,该脉冲信号在高/低电平时都能进行鉴相和调谐,同时,通过鉴相电路部分的track/hold功能,保证在脉冲高电平时,调谐电容马达根据PID输出结果进行调节,在脉冲低电平时,马达运动状态维持在高电平时的最后状态,此时,调谐环实现在脉冲状态下的持续调谐和闭环判断。幅度环在脉冲高电平阶段判断腔体是否闭环,在腔体电压到达幅度闭环设置点后,电路输出VDee_OK信号指示幅度环闭环。高频开关控制信号Unlock可控制调制信号经过RF2或RF1两路不同衰减倍数的衰减器从而实现输出信号的脉冲化,因此只需控制Unlock信号,就可对高频输出信号的脉宽进行调节。

2.5 电磁兼容模块

医用回旋加速器对设备的电磁兼容(EMC)性有具体的要求,设备需满足电磁兼容的测试,同时,EMC设计对提升低电平系统性能有重要作用,正逐渐成为低电平设计的一个重要指标[17-18]。低电平系统处理的高频信号在进入机箱和从机箱输出时会产生高次谐波分量,造成严重的电磁干扰。同时,在实际调试过程中,当人员靠近低电平机箱产生静电后,低电平系统会出现打火甚至重启的情况。针对现有低电平系统中缺少电磁隔离功能的问题,250 MeV低电平系统加入了电磁兼容模块。

为降低外部干扰对设备的影响,该电磁兼容模块设计在后IO板中,通过选择合适的滤波器和隔离器件、电接地、增加屏蔽装置、加强板极EMC设计等方法来抑制电磁干扰。

1) 合适的滤波器与隔离器件:滤波器选择中心频率为72.5 MHz,带宽为47 MHz的无源滤波器滤除高次谐波的干扰;变压器选择50 Ω高频变压器对高频信号进行电磁隔离;光耦隔离电路用于板内外数字信号的隔离。

2) 供电与接地:供电与接地分为板外和板内。板外供电由机箱电源直接提供,板外接地与“大地”直接相连,保障设备的安全接地;板内供电通过板上的隔离电源实现供电,板内接地与板上定义的基准地相连。

3) 增加屏蔽装置:采用铝制机箱对电路进行屏蔽。

完成模块的生产后对该模块进行静电放电测试(ESD)。

3 实验验证与分析

3.1 低功率调谐与PID调谐速率

对低功率调谐的测试前,通过电子尺记住谐振点马达位置,然后将马达调至远离谐振点的地方,通过上位程序控制低电平输出一个较低功率的信号,记录马达移动方向为谐振方向时低电平输出的最低功率,此时腔体采样信号的电压为0.1 Vpp,正向电压为0.11 Vpp。在低功率可调谐时,改变采样信号的相移,得到鉴相器结果,如图3所示。通过测试得到:当低电平输出为0.36 Vpp,采样信号信号为0.1 Vpp时,采样与正向信号经预调谐模块放大后,鉴相器可工作,调谐环路正常工作。同时,测试调谐环路的PID响应速率,从100 ns提升到10 ns。

图3 低功率调谐时的鉴相器输出结果Fig.3 Phase detector output result at low power tuning

3.2 脉冲闭环测试

当腔体采样信号为1∶10占空比的脉冲信号时,脉冲信号与trake/hold指示信号如图4所示,通道1为track/hold指示信号,通道2为采样脉冲信号,在指示信号为低电平时,PID输出结果随鉴相器输出实时变化,当指示信号高电平时,PID输出结果维持在指示信号为高电平时的最后一个状态。DAC定时读取PID运算结果,以控制调谐马达运动。最终,通过测试得到DAC对PID输出结果随采样信号相位的变化在正负8 V之间变化,并能实现状态保持。

图4 trake/hold指示信号Fig.4 Signal of track/hold

脉冲闭环状态下的腔体取样信号如图5所示,通道1和通道2为腔体取样信号,幅度稳定在4.5～4.6 Vpp之间,脉冲占空比也可根据设置值实现在线调整。

a——10%占空比脉冲闭环;b——21%占空比脉冲闭环图5 占空比可变的脉冲闭环结果Fig.5 Pulse closed loop result with variable duty cycle

3.3 电磁兼容模块测试

将电磁兼容测试板放入屏蔽机箱内,利用手持式静电放电模拟器(EDS 20H)产生6 kV的模拟静电信号,测试方法如图6所示。保证机箱外壳地与静电器地相接,利用静电器放电头的尖端产生连续高压脉冲信号,分别在机箱信号的接口、机箱表面和机箱棱角处进行静电测试。测试结果如图7所示,静电发生后,信号可在短时间内恢复,不会导致电源失效和设备损坏,证明电磁兼容模块对静电干扰有效。同时可观察到:静电发生在信号接口处和机箱尖角处产生的电磁干扰更大,在机箱表面产生的电磁干扰较小。

图6 电磁兼容测试Fig.6 EMC test

a——信号输入端与机箱棱角处;b——机箱表面处图7 电磁兼容测试结果Fig.7 Result of EMC test

4 结论

本文对中国原子能科学研究院250 MeV医用超导回旋加速器低电平控制系统进行了升级改造,并对该套低电平系统功能进行了测试。该低电平系统以230 MeV低电平系统为基础,增加了低功率调谐状态、脉冲闭环模式,有效提升了DSP内PID的运算速率,同时实现了系统的电磁隔离。经测试,250 MeV低电平系统实现了低功率下的腔体调谐并能保证在脉冲模式下PID的稳定运行以实现脉冲闭环。系统的电磁兼容模块通过静电测试验证了系统电磁兼容性。