大面积高压GaN基LED设计与加工

赵媛媛，武传龙，朱青

（潍坊市知识产权保护中心，山东潍坊，261000）

0 引言

发光二极管（Light Emitting Diode，LED）由于拥有高光效、低耗能、长寿命、无毒绿色等优点正逐步成为传统照明市场的主流照明光源，在景观照明、道路照明、室内照明等领域得到愈来愈多的应用。高压LED（High-Voltage LED）以其小电流驱动、简洁的驱动电路设计等优点逐渐成为照明领域的新突破。相对于传统LED芯片，高压LED芯片在许多情况下可直接用高压驱动，其电流分布、散热及发光更加均匀[1]。驱动电路更简单、减少了电压转换的能源损失，降低了成本及功耗。而与传统封装级高压LED相比， 芯片级高压LED更节省空间， 封装成本大大降低，同时避免了COB结构芯片间BIN内如波长、 电压、 亮度跨度带来的一致性问题[2]。

目前主流的LED芯片制备工艺和制备技术中存在制程工艺复杂、电极连接桥易断裂、漏电，发光效率低等问题。本文设计了一种大面积高压GaN基LED芯片，采用双层正胶工艺制作隔离槽光刻图形、合并制作CBL层与隔离槽桥侧壁绝缘层、PAD电极与电极搭桥，优化设计DBR层等工艺制作了一款性能稳定、发光效率高的高压LED芯片，其芯片尺寸1200μm×425μm，并采用4inch蓝宝石衬底外延晶片制作，主要内容包括芯片设计、芯片工艺、芯片参数测试结果等。

1 芯片原理与设计

高压LED是指把一个大尺寸芯片的外延层通过刻蚀深沟槽的方式分割为多个独立的芯粒，并通过蒸镀电极连接桥的方式将各个芯粒以串联的方式连接起来而构成的LED芯片，由于单个芯粒的电压在工作电流的驱动下一般为3V，但是，串联后获得的LED芯片的工作电压可以达到3V的数倍，故称为高压LED芯片。

如图1(a)所示，该高压LED芯片采用三晶串设计，芯片尺寸为1200μm×425μm，共设计有六张光罩，分别是用于隔离槽图形制作ISO光罩，用于N台面图形制作的MESA光罩，用于电流阻挡层图形（含隔离槽侧壁绝缘层）制作的CBL光罩，用于透明导电层图形制作的ITO光罩，用于电极、扩展电极线以及PN桥连电极层图形制作的Metal光罩以及用于表面钝化层图形制作的Passi光罩。其中P电极扩展线采用三线设计，N电极扩展线采用双线设计，PN桥连电极采用双线设计，其铺设在隔离槽内分别与P/N电极扩展线相连。

制作后芯片结构示意图如图1(b)所示，其从下到上的结构分别反射布拉格光栅DBR、衬底（sapphire）为蓝宝石、N型GaN（N-GaN）、发光量子阱（MQW）、P型GaN（P-GaN）、电流阻挡层（CBL）、透明导电层（ITO）、金属电极（P-Pad与N-Pad）以及钝化层（passivation），其中金属电极为圆形Pad+扩展电极线设计。晶粒之间为隔离槽（ISO），P、N电极互联单元则包括桥连电极层与侧壁绝缘层SPWV（side wall passivition）。

2 芯片工艺流程

2.1 整体流程

该高压发光二极管的制造工艺流程如图2所示，其中外延生长采用金属有机化合物化学气相沉淀在蓝宝石衬底上依次生长N-GaN、发光量子阱、P-GaN；N-GaN台面制作，隔离槽以及passivation均采用等离刻蚀（ICP），CBL与ITO则采用湿法刻蚀。CBL与 passivition采用PECVD沉积SiO2，ITO由Sputter溅射得到，电极与DBR则采用电子束蒸镀，电极、扩展电极线以及PN桥连电极层采用的铬、铝、铬、铂、金的多层设计，DBR则采用SiO2与TiO2的多层设计。其中，侧壁绝缘层SPWV（side wall passivition）合并于电流阻挡层一起制作，桥连电极层合并于电极一起制作，能够有效地减少工序，减少成本。

2.2 隔离槽制作

其中与普通的LED最大的不同即增加了隔离槽的制作工艺， 目前普遍采用的方法为干法刻蚀[3]，深度需达到蓝宝石衬底， 刻蚀深度由外延片结构而定， 一般为7μm左右。 深槽的形貌关系到后续工艺的顺利进行和器件的光电特性， 一般深槽侧壁形貌设计成斜面型，且倾斜角度应控制在30°～50°之间。通过多次反复调试光刻工艺与刻蚀工艺，其最终的刻蚀效果如图3所示。版图设计的隔离槽为7μm，刻蚀后沟槽底部宽度在9μm左右，上部宽度30μm左右，倾斜角度35°左右，既能实现SWPV层与PN桥联的电极层在沟槽内及斜坡上的披覆，又能使高压LED的光功率最大化。

2.3 电极线搭桥

隔离槽制作完成后，首先对侧边进行绝缘处理，再进行后续的电极搭桥。采用SiO2进行钝化绝缘，与CBL层同时用PECVD沉积SiO2，沉积厚度为4500A，并同时进行光刻与BOE湿法刻蚀。电极桥连层和Pad制作同步进行，即首先采用负胶进行光刻，然后再蒸镀铬、铝、铬、铂、金，最后则是剥离工艺。其最终的电极搭桥制作效果图，如图4所示，其中A为桥连电极层、B为侧壁绝缘层，可以看出侧壁绝缘层、桥连电极层均无翘起、无断裂。同时相比于侧壁绝缘层、桥连电极层单独制作，将其分别于CBL和PAD制作合并能够有效地减少工艺步骤，节约成本。高强度的桥连电极层保证了发光单元之间电互联的稳定性和可靠性，保证了高压LED器件的可靠性和寿命。

2.4 DBR设计

目前白光LED是由GaN基蓝光LED芯片（发光中心波长450nm）表面涂布黄光荧光粉实现，在这种LED芯片白光封装结构中，其他波长的光（主要为黄光）也会被反射进入GaN基蓝光LED芯片中。为了提高光提取效率，尽可能提取到更多波长的光，需要在GaN基蓝光LED背面制作具有宽反射带的DBR（布拉格反射光栅），且反射谱段宽度需要尽可能宽，覆盖到可见光的所有波段。通常DBR结构可表示为G(HL)pHA，G代表衬底，折射率为ns，A代表空气，折射率为n0，HL分别为中心波长λ0四分之一厚度的高折射率材料和低折射率材料，折射率分别为nH和nL，则DBR层数为2p+1，由矩阵光学理论可以推导得到正入射时，DBR反射率R如式（1）所示：

由此可知DBR膜系反射率会随着周期数和材料折射率差增加而增大。在制作该高压GaN基LED的制程中，我们采用高折射率和低折射率介质材料分别为氧化钛（TiO2）、氧化硅（SiO2），并使用成熟的商业软件Essential Macleod实现光学薄膜设计和分析，设计了G(HL)15HA周期 DBR 膜系，并采用真空镀膜机进行了反射层的蒸镀，其反射率的仿真结果和测试结果如图5所示，其在400nm～650nm的区间范围内垂直入射的反射局均接近100%。

3 芯片测试

图6展示了芯片制作完成后在金相显微镜下的外观图像以及在注入100mA下的近场光学图像。从外观来看，该发光二极管发光区域表面光滑平整，无明显缺陷与残留物，电极、扩展电极线以及PN桥连电极层图形规则，无脱落、无翘起且边缘无黑边，而从近场光学图像来看，PN桥连电极层完整，无漏电现象发生，且电流分布、散热及发光更加均匀。其原理是，该高压LED将芯片碎片化，单个发光单元的面积远小于传统大功率LED的发光面积，这种布置会极大地缓解电流拥挤效应，使得LED中的电流分布更加均匀，相应的散热和发光也就会更加均匀。

图7 显示了高压LED的I-P特性曲线图、 I-V特性曲线与WPE（量子转换效率）特性曲线图。由图中可以看出，在输入电流为0～380 mA的范围内，随着输入电流的增加，芯片输出光功率都呈增加的趋势，但当电流继续增大时，输出光功率达到饱和并且开始缓慢下降，这是因为当进入大电流时，受芯片尺寸以及芯片结构等方面的影响，出现电流拥挤的现象。电压则随正向工作电流的增大而增大，在工作电流100mA的情况下，其工作电压在9.2V左右。WPE则随正向工作电流的增大而减小，在工作电流100mA的情况下，其WPE在42%左右。由此可见，本文制作的高压LED芯片，其量子效率衰减效应得到缓解。高压LED的工作电流远小于传统大功率LED，其极大地缓解LED的量子衰减效应，提高了LED的发光效率，从而使得LED的性能更加突出。

4 总结

设计了一种三晶串、尺寸1200μm×425μm 9V大面积高压芯片，为了使互联相邻发光单元的电极桥可以平稳地通过隔离沟槽并且保证光功率，隔离沟槽的宽度设计为7μm，刻蚀完成底部9μm左右，倾斜角度35度左右，侧壁绝缘层、桥连电极层能够完好披覆在沟槽的侧壁与底部，其分别于CBL和PAD制作合并能够有效地减少工艺步骤，节约成本。测试结果显示，芯片外观完整，输入100mA电流时，电流扩散均匀，近场发光统一，工作电压在9.2V左右，且I-P特性曲线图、 I-V特性曲线与WPE特性曲线均符合制作标准。