一种逻辑电路自动上下电电测系统的设计

魏建中，王希清

杭州士兰微电子股份有限公司，浙江 杭州 310012

0 引言

随着电子信息集成技术的发展，企业对项目进度要求越来越紧，对设备可靠性的要求也越来越高，很多人工做的费时费力的工作可以由电子信息集成装置来解决。在半导体集成电路设计领域，在实际的测试验证阶段，经常需要对设计的芯片进行上下电功能测试。此时，在很多实际操作中这种测试就需要人力去不停地上电、下电，重复着频繁而机械的操作。这种靠人工手动切断或闭合电源来完成待测设备的运转与关断，自动化程度低，操作可靠性差[1]。

本文利用电子信息集成技术研究开发出一种基于嵌入式系统的自动化上下电测试装置。该测试装置面向逻辑电路的上下电功能测试，其内部集成多种逻辑电路的相关信息，在具体的测试中，输入选择具体的逻辑电路种类名称，就会自动控制电子开关，实现对待测逻辑电路的通断电开关控制，从而达到定时开关、自动控制上下电测试的目的。试验证明，该装置制备方法简单、效率高、成本低廉、便于维护。

1 基本原理

本文研究的逻辑电路的上下电测试系统基于电子信息集成技术，以ARM处理器为控制核心。系统主要由几个模块组成：主处理器模块、存储模块、电子开关模块、显示模块、串口通信模块、电流采集模块、逻辑信号采集模块。整个系统框图如图1所示。

图1 系统框图

首先，上电初始化后，通过人机交互界面输入选择需要测试验证的电路，设置循环测试周期、设置定时开关时间，运行时显示模块会实时显示工作状态。电流采集模块主要采集上电后电路的工作电流，逻辑信号采集模块主要是对逻辑电路的输出信号进行电光电隔离处理再传送到主处理器模块；主处理器模块读取存储模块中相应的配置信息后，通过信号源模块对待测逻辑信号发送相应的逻辑信号，根据采集的电流信号及逻辑输出信号，分析判断电路上电后是否正常，正常则切断电源，并计数+1，等下一个上下电循环；在任一上下电循环周期内，如果处理器判断失效，则上下电测试结束并报警。

2 系统组成

2.1 主处理器模块

主处理器模块选用ST公司的主控芯片，其所采用的STM32F103ZET6是由意法半导体公司出品的一款144脚的32位Cortex-M3内核芯片，是专门用于设计低功耗、高性能、低成本的主控芯片。芯片内部拥有512k闪存控制器和64k片内RAM，支持在线编程（IPA）的片内FLASH，具有高达72MHz的工作频率，数据、指令分别走不同的流水线，以确保CPU运行速度达到最大化拥有多达80个的IO端口（大部分GPIO管脚兼容5V逻辑电平）和片内外设，片内双RC晶振提供8MHz和32kHz的频率，支持片外高速（8MHz）与低速（32kHz）晶振。其中片外低速晶振可用于CPU的实时时钟，其自带的后备电源引脚可用于保证系统掉电后的时钟运行。包含3个12位ADC、4个通用定时器、2个高级定时器、2个基本定时器，此外还包含、3路SPI接口、2路IIS接口、2路IIC接口、5路USART等[2-8]通信接口。

2.2 存储模块

存储模块存储的主要是多个逻辑电路的相关配置信息，包括工作电源、逻辑输入信号设置等。本设计存储模块采用SPI总线结构的W25Q128来存储待测芯片的相关信息。W25Q128是华邦的一款NOR Flash存储器[9]，这款芯片内部容量为128M-bit（即16M-byte）。一般来说FLASH芯片要改写某部分物理存储空间的数据时，必须首先对一定物理存储空间进行擦除，通常称其最小的擦除空间为扇区。W25Q128有4096个可擦除扇区，每个扇区4KB（即4096字节），利用不同的擦除指令还可以一次性进行8个扇区、16个扇区或整片擦除。该芯片能够支持的时钟频率可高达133MHz，其原理如图2所示。

图2 存储原理图

2.3 电子开关模块

本设计的电子开关采用由NPN和PNP三极管形成的组合来控制继电器的吸合和断开，从而控制待测芯片电源上下电的通断，其原理如图3所示。

图3 电子开关原理图

2.4 显示模块

显示模块主要用来显示被测芯片型号、被测芯片上下电循环的次数、被测芯片工作电流、定时开时间、定时关时间等相关信息。本设计的显示单元采用VK1625B，其是一个内部具有64×8显示内存的点阵式LCD驱动控制电路。主处理器STM32F103ZET6可通过3线或4线串行接口配置相关的显示参数和发送需要显示的数据，也可由STM32F103ZET6通过指令控制使其进入省电模式。VK1625B作为显示单元，实际应用时线路简单、软件程控方便，可以适用于多样化的LCD应用线路。本设计的显示原理如图4所示，采用四线串行控制方式。

图4 显示原理图

2.5 串口通信模块

本设计采用的串口是为了便于串口终端在电脑实时显示打印测试数据。由于目前电脑基本没有串口，本设计采用USB转UART串口的通信方式，USB转UART串口通信芯片采用CH340G芯片，其是一个USB总线的转接芯片。CH340G芯片内置了USB上拉电阻，在实际设计时，CH340G外围电路设计简单，UD+和UD-引脚可直接连接到USB总线上。需要注意的是CH340G芯片正常工作时需要外部向XI引脚提供12MHz的时钟信号。本设计采用的串口通信原理如图5所示。

图5 USB转串口原理图

2.6 电流采集接口

因为在不停循环的上下电过程中，被测芯片在测试过程中有可能出现断路或短路现象，因此在实际测试中，需要监测电源工作电流。电流测量通常采用在被测电路中串联一只小阻值的取样电阻的方式来进行I/V转换[10]。为了实现对待测逻辑电路工作电源电流的高精度高质量监测，采用一种高精密电流检测放大器MAX471。利用MAX471的I/V转换实现对待测逻辑电路工作电源电流的测量（图6），其内置电阻精度高，可以和任意电源共地应用，将经过MAX471 I/V转换来的结果送MAX1361进行模数变换，并由MAX1361实现对电源电流的监测。

图6 电流采集原理图

本系统采用的模数转换器MAX1361是一种10位、4路、低功耗能够提供中断输出的模数转换器，内部有数字可编程窗口比较器，因具备中断输出特性可广泛应用在自动系统监控中。MAX1361内集成了一个1.7MHz高速I²C兼容的2线串行接口。主处理器可以通过I²C读取电流采样数据。在普通模式下该接口连续读取ADC转换结果时，最高可支持的最大转换速率。

2.7 逻辑信号采集模块

本设计逻辑电路输出都是脉冲信号输出，只需监控输出信号翻转波形是否正常，重点是监测翻转频率是否与设计目标一致。为避免干扰因素影响，本设计采用光耦PC817来对信号进行电—光—电的转换，实现输入与输出电信号之间互相隔离的作用，因为输入和输出之间用光耦进行电—光—电的转换，光耦两端的电信号不存在直接的电连接，电绝缘能力高，再加上在实际运行中，同一时刻电信号只允许沿一个方向进行数据传输，因此可实现输入与输出之间互相隔离（图7），因而能够提高本系统的抗干扰能力。

图7 信号隔离原理图

3 结语

在逻辑电路的上下电测试验证中引入该基于电子信息集成技术的自动化上下电测试装置，实践证明，通过主处理器对待测逻辑电路的后端输出信号及工作电源电流的结合监控，能够高效地实现自动上下电和自动监测，相比传统的人工方式，无论在效率还是可靠性等方面均有了极大的提高。实践表明，本设计高效、可靠，对提高工作效率具有积极意义。