X波段GaN高效率连续B类功率放大器芯片设计

金 晨，陈 伟，王志宇，郁发新

(浙江大学 航空航天学院，杭州 310027)

射频功率放大器作为不同载荷平台雷达和通信系统射频发射机的核心功率器件，其效率的高低影响着系统的整体功耗.随着宽带大规模相控阵等综合电子系统的飞速发展，如何进一步提升功率放大器在宽工作频带内的整体效率性能，成为近年来功放设计的主要挑战之一[1].

传统的高效率功率放大器如F类功率放大器[2-3]和J类功率放大器[4-5]通过控制晶体管的二次谐波和三次谐波负载阻抗以提升功率放大器的效率，但由于两类功放最佳工作状态的负载阻抗只有唯一解，使得功放的高效率工作带宽受限.针对传统的高效率功率放大器的工作带宽受限问题，Tasker[6]根据波形工程分析方法提出了连续B类功率放大器[7].连续B类功率放大器在传统B类功放基础上结合了晶体管输出的二次谐波，提出了一族基波和二次谐波一一对应的负载阻抗解，可实现与传统B类功放相同的78.5%的输出效率.这一族解扩展了功率放大器的负载阻抗设计空间，从而拓展了高效率功率放大器的工作带宽[1,7].文献[8]报道了一款高效率连续B类功率放大器，该设计集成度较低，采用分立晶体管和印刷电路板实现.为减小器件尺寸，微波单片集成电路(Microwave monolithic integrated circuit, MMIC)是一种可行的技术手段.然而，基于连续B类模式的功率放大器MMIC芯片很少被报道.文献[9]对该类功放进行了单级晶体管及其输出阻抗电路的单片集成，但未实现包含输入阻抗匹配等关键电路的完整MMIC功放设计.

除了晶体管的漏极负载阻抗，晶体管的输入非线性特性也会影响晶体管的输出效率[10-11].文献[12]通过测量单频点的晶体管输入端波形和输出端漏极的电流电压波形，发现晶体管的输入谐波分量会导致晶体管输入波形失真从而使得晶体管输出效率下降.因此在进行高效率功率放大器设计时，输入谐波对功率放大器效率的影响不可忽视.

针对上述问题，本文基于0.25 μm GaN HEMT工艺，设计并实现了一款带输入谐波调谐的X波段高效率连续B类功率放大器芯片.芯片采用末级管芯输出、输入二次谐波调谐技术，以实现宽工作频带内各频点输出二次谐波阻抗与输出基波阻抗的逐点对应，有效匹配支持宽高效率带宽的连续B类工作模式，并进一步结合二次谐波源阻抗牵引技术，将工作频带内的二次谐波源阻抗点移入各频点高效率区域内，以实现功率放大器宽工作频带内输出效率的整体提升.

1 理论分析

1.1 连续B类功率放大器

连续B类功率放大器改善了传统高效率功率放大器工作带宽较窄的问题，拓展了高效率功率放大器的负载阻抗设计空间.在所有的负载阻抗解下，连续B类功率放大器的输出效率与传统B类功率放大器相同，均为78.5%.图1为晶体管在连续B类工作模式下，漏极电流端面的漏极波形图，其归一化表达式[1,7]为

图1 连续B类工作模式下晶体管归一化漏极波形图

VDS(θ)=(1-sinθ)(1-αcosθ), -1<α<1

(1)

式中α为比例因子.

图2在史密斯圆图上给出了连续B类功率放大器的输出端基波与谐波负载阻抗点，负载阻抗如下：

图2 连续B类功率放大器晶体管漏极电流源端面的基波和谐波负载阻抗

ZL,f=Ropt(1+jα),

(2)

(3)

ZL,nf=0,n≥3

(4)

式中Ropt为晶体管工作在B类模式下的最大功率输出时的负载阻抗.

1.2 晶体管管二次谐波对效率的影响

为提高晶体管的输出效率，研究者通常将优化重心放至影响较为直观的晶体管输出端，而输入端谐波对晶体管效率的影响却很少被提及.在理论分析中，将晶体管的栅极输入波形假设为理想的正弦波.然而，当晶体管栅极输入电压接近于栅源二极管的自建电压时，晶体管输入端栅源电容的非线性特性变强，晶体管栅极输入电压被钳位，使得晶体管输入电压失真，产生谐波分量，影响晶体管的输出效率.

以谐波幅度最为显著的输入二次谐波为例，连续B类工作状态下晶体管的输入电压波形VGS可表示为

VGS=VGG+A1cos(ωt)+A2cos(2ωt).

(5)

式中：VGG为栅极直流偏置；A1、A2分别为输入基波幅值和输入二次谐波幅值.则根据文献[10]中方法，可得晶体管输出电流为

iD(t)=

(6)

式中：h=A2/A1，表示输入电压波形中二次谐波与基波的幅值比；Φ为晶体管导通角. 其中f(h)为

(7)

结合式(6)、(7)，对晶体管输出电流作傅里叶变换可得:

(8)

(9)

晶体管输出效率η(h)为

(10)

式中φ为基波电流与基波电压的相位差. 晶体管效率与h的关系曲线图如图3所示.由图3可得，随着晶体管输入的二次谐波与基波幅值比例的上升，晶体管在连续B类工作模式下效率显著下降，无法忽略输入端谐波对效率的影响，在实际功放设计中需对晶体管的输入谐波进行优化设计.

图3 连续B类模式下晶体管输出效率与输入二次谐波与基波幅值比h的关系

以单频点为例，将晶体管的源基波阻抗设为晶体管的输入基波阻抗的共轭值，晶体管的基波负载阻抗设置为连续B类模式中α=0的负载阻抗值，并对晶体管进行二次谐波源阻抗牵引.图4为晶体管在B类工作状态下，晶体管的二次谐波源阻抗牵引结果图.

由图4可得，当晶体管的二次谐波源阻抗位于史密斯圆图的阴影部分区域时，晶体管的输出效率达到最高.当晶体管的二次谐波源阻抗位于B点时，晶体管输出效率为70%，B点的阻抗为-j·1.8Ω.随着二次谐波源阻抗沿着Γ=1的圆向上移动到达A点时，晶体管的输出效率最差，为42%，A点的阻抗为j·2.3Ω.将A点和B点的阻抗值作为晶体管的二次谐波源阻抗，进行谐波平衡仿真，观察A，B两点的晶体管栅极电压曲线和漏极输出电压电流波形.图5为A，B两点处的晶体管栅极电压曲线图.图中A:Vgs=VGG+2.6cos(ωt-71°)+0.356cos(2ωt+64°),B:Vgs=VGG+2.58cos(ωt-79°)+0.715cos(2ωt-56°).

图4 连续B类模式下α=0时，晶体管二次谐波源阻抗牵引得到的PAE等高线图

图5 A，B两点处的晶体管栅极电压曲线图

由图5可得，A点处栅极的电压失真较大.根据A点与B点与阈值电压的相交情况，可得A点的晶体管的导通角大于B点处的导通角.因为晶体管栅极处的波形失真主要受输入二次谐波影响，在图5上方中给出了A点和B点栅极电压展开到二次谐波的傅里叶级数表达式.从表达式中可以得到，A点和B点处的栅极基波幅值相近，但是由于A点的输入二次谐波幅值大于B点，使得A点处晶体管的导通角大于B点.图6为A点和B点处的输出电压电流波形图. 图6中阴影面积大小表示晶体管的直流损耗大小.从图5、6可知，二次谐波使晶体管的栅极输入波形失真，导致晶体管的导通角变大，晶体管的输出电压波形与输出电流波形交叠面积变大，最终使得晶体管的直流损耗变大，降低了晶体管的输出效率.因此，在进行电路设计时，应选择合适的晶体管二次谐波源阻抗以提高晶体管的输出效率.

图6 A，B两点输出电压电流波形图

2 功率放大器设计

本文基于0.25 μm GaN HEMT工艺，采用末级管芯输出、输入二次谐波调谐技术及二次谐波源阻抗牵引技术，设计了一款X波段GaN高效率连续B类功率放大器芯片，图7为该功率放大器的原理图.本文设计的功率放大器工作频段为8.0～10.5 GHz，输出功率大于40.8 dBm.芯片的漏极偏置电压为28 V，栅极偏置电压为-2.2 V，采用二级放大结构以提高功率放大器功率增益.在末级和驱动级的晶体管处分别插入RC串联有耗网络和LRC并联有耗网络，确保晶体管在0～25 GHz达到无条件稳定.末级采用连续B类功率放大器拓扑，拓宽功率放大器高效率下的工作带宽.末级输出匹配电路中晶体管输出电容与外围电路中的电感构成输出二次谐波调谐电路，简化了电路结构.中间级匹配采用带通滤波器匹配网络，并且在匹配网络中插入二次谐波调谐网络，使得末级晶体管的二次谐波源阻抗落在晶体管的二次谐波源阻抗高效率区域，从而提高放大器整体的输出效率.因为功率放大器的整体功耗主要在末级管芯上，考虑到版图尺寸以及设计复杂度上，仅对输入级管芯的输入端，输出级管芯的输入端和输出端的谐波分量进行处理.下文将对功率放大器的末级晶体管输出匹配电路和输入谐波调谐网络作详细分析.

图7 X波段高效率功率放大器电路原理图

2.1 管芯尺寸选择

表1为0.25 μm GaN HEMT工艺的工艺参数.结合设计指标与工艺参数，确定末级管芯尺寸大小为8 μm×100 μm×4 μm，芯片中采用4个8 μm×100 μm管芯并联实现.驱动级管芯需要提供足够的线性输出功率，使末级管芯能够达到饱和状态.此外，设计中也需要尽量的减少驱动级管芯上的功耗以提高功率放大器整体的输出效率.综合以上考虑，驱动级管芯尺寸采用8 μm×100 μm.

表1 0.25 μm GaN HEMT工艺参数值

表2为8 μm×100 μm的晶体管的在工作频带内Load-pull得到的最佳负载阻抗点.根据文献[13]方法，结合负载线理论和晶体管大信号等效电路，得到8 μm×100 μm晶体管输出最佳负载为100 Ω，输出端等效并联电容为0.32 pF. 图8为最佳负载阻抗下，8 μm×100 μm的晶体管在9 GHz处的输出功率和效率与输入功率的曲线图.

表2 晶体管在工作频带内的最佳负载点

图8 9 GHz处8 μm×100 μm管芯输出功率与PAE与输入功率的关系图

2.2 输出匹配网络设计

功率放大器的末级输出管芯采用连续B类工作模式.根据图2和式(2)～式(4)提供的负载阻抗解来对末级输出匹配网络进行设计.图9为末级输出匹配电路原理图.在输出匹配电路中引入了二次谐波负载调谐网络.图9中Ropt为末级管芯输出等效电阻，CDS为末级管芯输出端等效电容.根据管芯尺寸选择中得到的8 μm×100 μm的管芯输出最佳负载和输出端等效并联电容，确定Ropt为25 Ω，CDS为1.28 pF.

图9 功率放大器末级输出匹配电路原理图

二次谐波负载调谐网络的作用是将宽工作频带内，晶体管各频点的二次谐波负载阻抗与基波负载阻抗实现逐点对应，有效匹配支持宽高效率带宽的连续B类工作模式.在传统设计中，需要额外引入LC串联或并联网络来对二次谐波负载进行调谐.在本文中，二次谐波负载阻抗调谐网络将晶体管输出电容CDS作为输出二次谐波调谐网络的一部分，与网络中的电感L04构成并联谐振回路，降低了电路复杂度.图10展示了输出匹配网络中二次谐波负载调谐网络关键器件L04和C01对二次谐波负载的影响.

图10 输出匹配网络二次谐波负载调谐网络关键器件L04和C01对二次谐波负载阻抗响应的影响

图10中二次谐波负载阻抗调谐网络中L04和C01为关键元件.在21 GHz附近的二次谐波高频段，因为晶体管输出电容CDS阻抗较低，二次谐波负载阻抗主要受电容CDS影响，因此在优化设计中主要针对16 GHz附近的二次谐波低频段进行调谐.令二次谐波负载阻抗为R+j·X.比较曲线1和曲线2可得，调节L04可改变与CDS的谐振频率从而调整16 GHz处的二次谐波负载阻抗点.通过增加L04的值，CDS与L04构成的并联谐振回路谐振频率降低，二次谐波频率点远离谐振点，等效为二次谐波负载电阻与电抗均趋近于0，总电抗分量X的幅值随L04增大而减小，使得晶体管的二次谐波负载在16 GHz处更靠近短路点.比较曲线1和曲线3可得，随着并联到地的C01容值的增加，C01趋近于短路，与之并联的L03，C02，C03和50 Ω构成的网络的阻抗对二次谐波负载阻抗的影响减小，等效为总电阻分量R随C01增大而减小，使得晶体管的二次谐波负载在16 GHz处更靠近Γ=1的圆.而调谐网络中L01与L02对二次谐波负载阻抗影响较小，主要在基波匹配电路中起作用.表3总结了输出匹配网络二次谐波负载调谐网络关键器件L04和C01对二次谐波负载阻抗的影响趋势.

表3 输出匹配网络二次谐波负载调谐网络关键器件L04 和C01对二次谐波负载阻抗的影响

在实际电路设计时，利用上述分析到的L04和C01对二次谐波负载阻抗的调谐特性，可将整个二次谐波频段的阻抗曲线收缩至图10中的曲线4，并配合输出匹配网络其他元件对基波负载阻抗进行优化，实现晶体管的基波负载阻抗与二次谐波负载阻抗逐点对应，有效匹配支持宽高效率带宽的连续B类工作模式.二次谐波调谐负载阻抗调谐网络各个元件取值为L01=20 pH,L02=500 pH,L04=250 pH,C01=540 fF. 图11为功率放大器末级匹配网络的网络响应图.

图11 末级匹配网络的网络响应图

由图11可得，本文所设计的末级匹配网络的基波阻抗与二次谐波阻抗的响应曲线轨迹与连续B类模式的负载阻抗在α=0～0.5区间内曲线轨迹一致，表明芯片末级管芯工作在连续B类模式.

2.3 晶体管输入二次调谐网络的设计

为提高功率放大器的输出效率，本文通过输入调谐网络，将晶体管的输入二次谐波源阻抗设置在输出效率最佳区域.本文的工作带宽为8.0～10.5 GHz，对应的二次谐波频率为16～21 GHz.在芯片设计中，考虑到芯片尺寸的限制，输入调谐网络难以用1/4波长阻抗线来进行设计.因此，本文中采用LC串联谐振网络控制二次谐波源阻抗.

图12为谐振频率为21 GHz，不同LC取值下，LC串联谐振网络在16～21 GHz的响应.将晶体管进行二次谐波源阻抗牵引，得到如图13所示的晶体管在8.0、9.0、10.5 GHz二次谐波源阻抗的高效率区域.在图13中圆图上标注的阴影面积内，晶体管的输出效率均大于66%.由图12可得，当C增大，L减小时，LC网络的Q值降低，带宽变宽，此时响应曲线更易集中在工作频带内二次谐波源阻抗的高效率重叠区域.但是，C的增大使得LC网络的Q值变低，串联LC网络在基频时容性增强，这使得插入串联LC网络后的晶体管基波源阻抗的Q值变高，造成中间级匹配电路阻抗转换比变高，恶化了中间级匹配电路的插损性能.根据上述分析，折中考虑，最终确定输入调谐网络的谐振频率为21 GHz，L取0.16 nH，C取0.350 pF.

图12 相同谐振频率，不同LC取值下，LC串联谐振网络在16～21 GHz的响应

在确定完晶体管的输入二次调谐网络后，中间级基波阻抗匹配网络按照共轭匹配进行设计.中间级匹配电路的阻抗二次谐波频率响应曲线和工作频带内二次谐波源阻抗的高效率区域如图13所示.

图13 末级晶体管源阻抗频率响应曲线与晶体管二次谐波源阻抗高效率区域

图13给出了在末级管芯输入端端面处功率放大器中间级匹配电路的频率响应曲线和芯片工作频带内晶体管效率大于66%的二次谐波源阻抗区域.由图13可得，优化后的串联调谐LC网络使末级管芯的二次谐波源阻抗均落在相应工作频段下效率大于66%的区域内，提高了功率放大器在宽工作频带内的整体效率.

3 测试结果

图14为本文设计的X波段高效率功率放大器的芯片照片，芯片尺寸面积为3.2 mm×2.4 mm.在实际测试时，考虑到功率放大器的散热问题，将功率放大器芯片用金锡合金共晶烧结在钼铜载片，优化功率放大器的散热性能，对本论文设计的功率放大器进行在片脉冲测试，脉冲条件为100 μs脉宽长度，10%占空比.图15为功率放大器的测试环境照片.功率放大器芯片在片测试系统由矢量网络信号分析仪、函数信号发生器、微波信号源、功率计、直流电源、30 dB衰减器和自制的脉冲调制板组成.具体使用的仪器由表3列出.S参数测试方法框图和大信号性能测试系统框图如图16所示.因为芯片工作在脉冲条件下，需要通过函数信号发生器和电源脉冲调制板对芯片的直流供电进行脉冲调制，并且将函数信号发生器的同步信号输入到微波信号源，使功率放大器的输入功率与供电脉冲电源信号同步.在进行系统校准后，对功率放大器的S参数和大信号性能进行测试.

图14 功率放大器芯片照片

图15 功率放大器测试环境

图16 功率放大器测试系统框图

表4 测试所用仪器

图17为芯片的小信号性能曲线图.图18为芯片的饱和输出功率状态下的输出功率，功率附加效率和功率增益仿真值与实测值的对比图.测试结果表明，在8.0～10.5 GHz工作频带内芯片的小信号增益为23.6～25.6 dB，输入回波损耗小于-10 dB，饱和输出功率为40.8～42.2 dBm，饱和输出功率附加效率为51.7%～59.0%，功率增益为19.8～21.2 dB.图17(b)中小信号增益仿真值与实测小信号增益值相差较大，此处差异为晶圆厂商的工艺线波动造成的，具体表现为该批次晶圆中的晶体管的阈值电压大于PDK模型中的标称阈值电压.图19为9.0、10.0 GHz下该功率放大器的三阶交调失真随输出功率的变化曲线图.三阶交调失真测试时的输入双音信号频率间隔Δf为20 MHz，图19中f1

图17 S参数曲线测试结果与仿真结果对比图

图18 大信号性能测试结果与仿真结果对比

图19 输入信号中心频率为9.0 GHz，双音信号间隔为20 MHz条件下，功率放大器的三阶交调失真随输出功率变化曲线图

表5为X波段高效率功率放大器芯片性比表.由表5可得，本文设计的X波段功率放大器芯片在带宽和效率上均具有良好性能.与文献[14-15]中的功率放大器相比，在工作带宽和输出功率等主要指标相近的情况下，本文设计的功率放大器具有更高的工作效率.与文献[16-18]中的功率放大器相比，在输出效率和输出功率等主要指标相近的情况下，本文设计的功率放大器具有更大的工作带宽.测试结果表明，芯片在27%的工作带宽下，输出功率大于40.8 dBm，功率附加效率高达59%，芯片尺寸面积为3.2 mm×2.4 mm.

表5 X波段高效率功率放大器芯片性能对比

4 结 论

1)芯片末级管芯输出匹配网络利用晶体管输出端的寄生电容，与匹配网络中的电感构成LC并联调谐网络，有效匹配支持宽高效率带宽的连续B类工作模式.

2)在末级管芯的输入端进一步结合了二次谐波源阻抗牵引技术，通过LC串联调谐电路，将工作频带内的二次谐波源阻抗移入各频点高效率区域，实现功率放大器宽工作频带内输出效率的整体提升.

3)该功率放大器芯片基于0.25 μm GaN HEMT工艺设计并流片验证测试.测试结果表明，该功率放大器的工作频段覆盖了X波段的主要频带.在27%的工作带宽下，功率放大器的输出功率大于42 dBm，功率附加效率高达59%.