一种总线通信模块的设计与实现

陈超　豆海利　冯源

【摘要】    本文提出了一种总线通信模块设计方案，该模块基于国产芯片设计，实现了1394总线的RN功能。模块集成了两路1394总线，在不增加总线调度复杂度的同时，提高通信可靠性。经过项目使用表明，模块功能、性能可靠，功耗低，实用性好，对机载网络发展有重要意义。

【关键字】    1394总线    RN

引言：

随着航空电子技术的发展，早期的1553B总线由于传输速率过慢已经难以满足要求，这时以IEEE 1394B总线为代表的新一代串行总线迅速发展[1]。它是一种高速串行总线，传输速率最大可以达到400Mbps，最初在消费电子领域应用广泛，具有高带宽、低成本、支持热插拔等特点。为适应1394B总线在航空领域的应用，SAE对IEEE 1394B协议进行了改进，提高了1394总线的可靠性和确定性，使其逐渐广泛应用于航空、航天以及工业控制领域中。

本文设计的总线通信模块基于国产化芯片，该模块上集成了两路1394，可以同时进行两路1394通信。总线通信模块已经在某型机电系统中得到了应用，体现了良好的可靠性和可适应性等特点。

一、模块设计

总线通信模块适配于某型飞机机电系统内的各子系统设备，提供子系统之间1394B总线通信功能、时间同步功能、温度传感器数据采集及传输等功能。该模块具备两套完全独立的1394B总线通信能力，主机接口端可通过设置驱动软件参数中的总线通道号来区分这两路通道。

总线通信模块基于国产芯片进行设计，能够适应机载条件下的各种恶劣环境，按战术指标可靠稳定的工作，具备体积小、重量轻、可靠性高、可维修性好等特点。该模块具有两路完全独立的1394B通信电路，电源、FPGA、数据链路层及物理层电路等均相互独立，除此之外总线通信模块还提供温度采集功能，主机可以通过驱动接口获取温度传感器的物理参量。

1.1硬件设计

总线通信模块采用的硬件架构由一块基板以及两块子卡组成。两块子卡的结构和功能完全相同，分别实现一路1394B总线通信功能。两块子卡通过板间连接器插在基板上，基板通过VPX连接器与主机连接。

两块子卡的硬件组成及其结构完全相同，每个子卡由FPGA及其配置芯片、链路层芯片（LLC）、物理层芯片（PHY）、耦合变压器、测温电路、复位电路、时钟电路、电源电路以及其它辅助电路组成。

1.1.1电源电路

电源电路主要分为外部电源供电和电压转换电路两种。外部电源供电采用两路独立的+5V直流电供电，从主机载板引入。为防止电源抖动，提高转换效率，减少功耗，电压转换使用四路4A的宽电压输入开关型芯片来实现以上的电源变换。

根据对各档电源工作电流的估算，在DC-DC电源芯片的输出端进行了最大电流的分配。3.3V电源通过1路VOUT实现最大4A的输出电流;1.0V是FPGA的内核供电，通过2路VOUT并联实现最大8A的输出电流;FPGA_1.8V通过1路VOUT实现最大4A的输出电流。为了满足上电顺序要求，利用DC-DC芯片的电源输出状态指示管脚PGOODX、输入端的电源变换启动控制管脚RUNX来实现上电顺序的控制，最终的上电顺序为1.0V，1.8V，3.3V。

1.1.2时钟电路

总线通信模块中需要用到时钟的电路包括FPGA电路和物理层电路。其中，FPGA电路使用的时钟为50MHz，包括FPGA的逻辑加载时钟50MHz，以及FPGA的系统工作时钟50MHz。晶振选用的是基准频率为50M的国产晶振，该型号晶振体積小，可靠性高，抗振动能力强。时钟电源部分采用滤波电路设计，减少外界环境对时钟信号的干扰。

1.1.3配置电路

配置电路由两片FLASH芯片组成，它的作用主要是存储BCM模块的FPGA逻辑代码以及BCM模块的配置表内容。在模块上电后将存储的数据加载到FPGA芯片中。总线通信模块使用的是国产的非易失性串行Nor Flash存储器，容量为128M。该芯片支持SPI接口，它可以选择1线、2线以及4线传输模式，为提高传输速度，本设计中选择4线传输模式。

1.1.4复位电路

BCM模块的复位包括上电复位和主机复位两种方式，上电复位通过专用的复位芯片来实现。当系统上电后，FPGA将Flash芯片内的程序自动加载到FPGA中，当程序完成加载后，FPGA的DONE引脚会产生一个高电平信号表明加载已经完成。将DONE信号作为复位芯片的输入，在输入信号电平由低变高后，复位芯片会输出一个低电平信号，通过该信号来对系统进行复位。

另一种复位方式是主机端复位，总线通信模块在主机侧留有一个复位信号接口，主机输入复位信号可对FPGA内的逻辑进行复位，但是无法对物理层和链路层芯片复位，以免影响系统总线的正常工作。

1.1.5主机接口电路

主机接口兼容标准的PCIe接口和异步总线接口两种接口，用户可以根据需求选择其中任意一种。国产的FPGA中集成了PCIe电路，只需调用PCIe硬核就可以方便的实现PCIe接口通信;异步接口电路包括16条地址线，19条数据线和条控制线，主机可通过这些总线对FPGA中的各个存储区进行访问并进行寄存器配置，主机通过VPX连接器访问基板板卡资源并与板卡进行数据交互。

1.1.6 FPGA电路

FPGA实现的功能是实现SAE AS5643协议以及PCIe通信。传统的1394总线起源于消费电子领域，系统的鲁棒性和确定性较差，SAE AS5643协议为了适应1394总线应用在航空领域建立了新的航空总线标准。它在1394B总线的基础上对协议做了改进，提高了总线的可靠性和确定性。同时由于FPGA可并行处理且具有较高的时间精度，因此选择使用FPGA来进行AS5643协议解析，提高了系统的运行效率。PCIe通信功能则通过FPGA的硬核来实现。

1.1.7链路层和物理层电路

链路层实现的是数据包的收发以及校验等功能，它通过专用的芯片来实现。本设计中，链路层芯片一端通过地址线、数据线以及控制线与FPGA连接，另一端与物理层芯片连接，将链路层信号转化为链路层与物理层的接口信号。

物理层电路主要完成的是将接收到的链路层数据转化为协议规定的物理信号，并提供总线仲裁和数据转发等功能。物理层功能通过专用的芯片实现，物理层芯片共提供三个端口，在每个端口处均设计了滤波电路，以此保证信号质量，实现阻抗匹配。在1394B物理层芯片端口和模块连接器之间选用1394B专用的变压器实现隔离耦合，保证总线的信号品质，增强传输距离。

1.2软件设计

1394总线通信软件是提供给飞机机电设备主机使用的总线通信模块的驱动软件。该软件作为子系统主机软件的一个组成部分，固化在子系统主机的Flash中，运行于子系统主机的处理器上。

各飞机管理总线上各个RN节点的应用软件均都能够通过该软件所提供的一组满足标准API接口，控制机电1394节点完成数据收发和状态监控功能。软件结构如图2所示，包括系统控制模块、系统配置模块、消息控制模块和通用控制模块四部分。

二、测试验证

测试使用1394接口仿真卡进行验证，1394接口仿真卡可以模拟CC或RN进行仿真测试。在该试验环境中仿真卡作为CC向总线通信模块发送STOF包和异步流包，同时可以对总线通信模块发送的数据进行监控。测试环境组成如图3所示：

直流电源提供+5V电压，用于总线通信模块和CPU正常工作。

CPU和总线通信模块通过异步总线或者PCIe总线连接，总线通信模块通过专用的辫接线缆连接到1394仿真卡上，在该环境下可以完成对总线通信模块的测试。

在该环境下主要进行1394B信号端口测试、PHY寄存器讀写测试、LLC寄存器读写测试、通信测试、功耗测试等。测试结果如表1所示，总线通信模块的功能和性能均满足要求。

三、结束语

本文基于国产化芯片设计的总线通信模块，支持双路1394B工作，具有成本低、可靠性高、主机占用率低等特点，已成功应用于某型飞机机电管理系统中，具有良好的实用价值。

参  考  文  献

[1]冯源，史岩，徐文杰，等.基于PCI Express的双路IEEE 1394b接口卡的设计与实现[J].现代电子技术，2015，38（12）：33-38.

[2]范祥辉，闫海明，史岩，吴娇.基于PCIe总线的双路1394B接口模块设计与实现[J].计算机测量与控制，2016，24（8）：165-167.

[3]王宣明，田泽，魏艳艳，牛少平，徐文进.SAE  AS5643协议分析及设计实现[J].计算机技术与发展，2015，25（7）：213?220.

[4]张大朴，王晓，张大为，等.IEEE 1394协议及接口设计[M].西安：西安电子科技大学出版社，2004.