A320飞机机载RMP模拟器设计

王凯 崔海青 郭官朋

关键词： 无线电管理面板; 模拟器设计; Verilog HDL; MC8051IP核; 现场可编程门阵列; ARINC429

中圖分类号： TN710.9?34; V243.1        文献标识码： A                          文章编号： 1004?373X（2019）14?0005?04

Design of airborne RMP simulator for A320 aircraft

WANG Kai， CUI Haiqing， GUO Guanpeng

（College of Electronic Information and Automation， Civil Aviation University of China， Tianjin 300300， China）

Abstract： How to realize the design of A320′s airborne radio management panel （RMP） is mainly expounded in this paper. The airborne RMP of the A320 consists of four parts of encoding， decoding， receiving and sending. Taking the FPGA as the main control chip， the element instantiation is conducted for the MC8051IP Core by using the Verilog HDL， and the functions such as encoding， decoding and display of the RMP are realized by using the C language. The receiving module and sending module of the ARINC429 are realized by using the Verilog HDL and analog circuit， so as to realize the functions of receiving and sending 32?bit ARINC429 frequency words for the RMP. The test results show that the system can realize the basic functions of the RMP.

Keywords： RMP; simulator design; Verilog HDL; MC8051IP Core; FPGA; ARINC429

0  引  言

本课题设计的基本目标是使RMP（无线电管理面板）能够实现对机载无线电设备的基本管理，能够发送32位频率字，实现无线电设备的调谐。本课题主要参考RMP的CMM[1]（部件维护手册），使用模拟电路和FPGA，并且使用MC8051IP Core（知识产权核）完成编码和解码等工作，以此设计出RMP模拟器。相比之前的RMP，本课题所设计的RMP处理电路采用以FPGA为基础的微处理硬件技术，FPGA具有高可靠性和高处理速度的优势[2]。以FPGA为基础的RMP使得零件数量减少，机载设备的质量减轻，系统的复杂性降低，提高了系统的可靠性、处理速度和能力。

1  功能需求

RMP是一个集成无线电频率控制组件，用于控制无线电通信设备和无线电导航设备，RMP的首要功能是进行无线电频率传输。当按钮被按下选择一个无线电通信系统时，起作用的和当前的频率被显示在频率窗口，并且可以用旋钮改变显示在STANDBY窗口的频率，而以输入的最新数据作为当前新的频率。总体功能如图1所示。

图1中以A320的RMP为例，列出了与其通信的无线电系统，如VHF（甚高频收发机）、HF（高频收发机）、ILS（仪表着陆系统）、VOR（甚高频全向信标）、DME（测距机）和ADF（自动定向机）。

2  通信协议

ARINC429总线采用串行差分方式传输，接收发送相互独立，传输距离较远，抗共模干扰强，而且数据丰富、精度高、技术简单成本低[3]。其可以多个接收端和只有一个发送端，发送32位的频率字和大于或等于4个码元周期的空状态，并且分为高速100 Kb/s和低速12.5 Kb/s，介质为双绞屏蔽线。传输信号的调制方式是双极性归零码[4]。ARINC429信号如图2所示。

3  系统结构

RMP系统图如图3所示。由图3可知，RMP由编码器、解码器、发送器、接收器和数码管键盘旋钮等组成。编码器和解码器主要在MC8051IP Core上以C语言的形式实现，发送器和接收器以Verilog HDL[5?6]实现，通过ARINC429将总线数据传到无线电设备，并且实现无线电设备的调谐。通过键盘选择需要调谐的机载无线电设备，当选定好无线电设备后，LCD1602显示的STANDBY窗口跳转到选择的系统，通过旋钮选择调谐频率;然后将选择好的机载设备的LABEL位和调谐频率经过编码器编成32位的ARINC429频率字，经过发送器发送出去;当接收器接收到返回的调谐频率时，与调谐设备的LABEL位和发送的数据相同则设备调谐成功，并显示在LCD1602上。

4  模块实现

4.1  ARINC429发送模块设计与实现

4.1.1  ARINC429发送模块原理

ARINC发射模块的作用是将FPGA产生的数据转化为定义的电信号格式。总线是由A，B两路组成的差分信号，并且为双极性归零码。当数据为1时，A线输出高电平，B线输出低电平;当数据为0时，A线输出低电平，B线输出高电平。再经过两个减法器形成差分信号输出，A?B时，当数据为1，减法器输出为5 V，当数据为0，减法器输出为-5 V;B?A时，当数据为1，减法器输出为-5 V，当数据为0，减法器输出为5 V，以此形成双路的差分信号[7]。

发送原理图如图4所示，从FPGA接收到SA和SB两路数据后，先经过积分器使其能满足上升下降沿的要求，然后经过两路减法器（SA?SB和SB?SA）形成差分信号，最后经过射极跟随器以提高带负载能力。

4.1.2  Verilog HDL设计

ARINC429的收发速率包括100 Kb/s和12.5 Kb/s。本次设计能够以12.5 Kb/s的速率发送ARINC429数据字，数据字之间能够插入4位码元周期的空闲时间，其中发送模块Verilog HDL设计包括分频器、数据缓存器、状态寄存器等。

对于分频器，由12.5 Kb/s的通信速率可以求得每个码元周期为80 μs，因此时钟的周期为40 μs。由此得到分频率器的分频比为1 999。由于程序采用了16倍的分频，因此最终的分频比为124。

数据缓存器用于缓存从编码器传输过来的32位频率字。

状态寄存器由6个状态组成，分别是FREE，REQU，WAIT，GETD，SEND及NULL。状态寄存器的工作过程为当发送模块处于FREE状态时，其不向外发送信号，对数据缓存是否已经有32位并行数据输入进行检测，当数据缓存器有32位并行数据输入时进入REQU状态，数据缓存器将数据传送给该模块后，进入WAIT状态，接收完数据后进入GETD模式，当数据和时钟都已经发送完成后，进入NULL状态，NULL状态向外发送4个空白的码元周期，发送完后转为下个发送周期。发送器状态图如图5所示。

当数据缓存器接收到编码器传输过来的数据时，状态机开始循环，不断向外发送32位频率字，直到下一组数据的到来，再转为发送新到来的数据。

4.2  ARINC429接收模块设计与实现

4.2.1  接收模块原理

接收模块接收到差分信号后，先用减法器提取出差分信号的数据，然后用两路比较器将差分信号输出的数据与0电平进行比较，并将其转换为A和B两路的单极性归零码。

接收模块原理图如图6所示，ARINC429接收模块由减法器、比较器组成。当传输NULL时，HI_in和LO_in输入都为0电平，经过减法器和比较器输出为低电平;当传输0时，HI_in输入-5 V，LO_in输入+5 V，经过减法器和比较器后，A输出低电平，B输出高电平;当传输1时，HI_in输入+5 V，LO_in输入-5 V，经过减法器和比较器后，A输出高电平，B输出低电平。

4.2.2  接收模块Verilog HDL设计

为了提高传输的正确性，对每个码元周期进行8位采样，前半部分和后半部分各采样4次，4个采样的数据进行比较，若4个采样数据都是相等，说明传输是正确的。当A连续采样4次都为1，并且B连续采样4次都为0，则此次传输数据为1;反之当A连续采样4次都为0，并且B连续采样4次都为1，则此次传输数据为0;当A与B均为0，认为传输的数据位为null。

接收模块的分频器设计与发送模块分频器设计相当。状态寄存器[8]包括的5个状态，分别是IDLE，RECV，TEST，SEND，WAIT，如图7所示。当ARINC429總线上没有数据输入时处于IDLE状态，当总线有数据输入时，进入RECV状态，然后在下一个时钟周期转入等待状态，并且用8个时钟延时来避免重复接收数据，当8个时钟延时完成之后进入TEST状态检测空白字，当检测32位的数据奇校验正确时进入发送状态，将发送标志置位为高电平。

4.3  C程序设计与实现

4.3.1  MC8051IP Core

MC8051IP Core使用Verilog HDL硬件描述语言对其进行元件化，增加了锁相环，ROM，RAM和RAMX，以此组成最基本的51单片机[9]。使用Verilog进行元件例化可以简单且方便地对ROM和RAMX的存储空间进行访问。FPGA通信使用的是并口通信，通过MC8051IP Core，用C语言实现编码器、解码器、LCD显示，降低编程的难度。MC8051IP Core内部ROM， RAM， RAMX和锁相环连接图如图8所示。

4.3.2  编码器设计与实现

编码器原理是根据编码旋钮给出的频率和键盘选择的系统，按照ARINC429协议，将频率按照选择系统的LABEL位编成32位的频率字，并将其发送给FPGA。作用是将无线电通信系统需要调谐的频率编成ARINC429频率字，并由MC8051IP Core发送到FPGA。由键盘选择需要调谐的系统，由LABEL位进行区分，对应编码如表1所示。

键盘选择系统后由旋钮选择频率，根据LABEL位将BCD放入到32位频率字中，根据不同的LABEL位，用switch语句来选择不同的编码，不同系统的频率的BCD在32位频率字中位置有所不同，并且SDI也不同。编码完成后由MC8051IP Core传输到FPGA。

4.3.3  解码器设计与实现

解码器原理为先判断是否是对自己发出的频率字的回应，然后根据接收到的32位频率字中的LABEL位，对其进行解码，解算出其每位的BCD码，传输到LCD1602进行显示。当接收到32位频率字时，用switch语句来选择需要调用的解码程序，用LABEL来判断所接收到的系统，并对接收到的32位频率字与发送出去的32位频率字进行比较。当32位频率字与发送出去的频率字相同时，以SDI来判断是哪个系统发送出来的，然后通过位运算符将32位的频率字解码成BCD的形式，传送到LCD上进行显示。

5  测  试

测试主要包括ARINC429电气特性是否符合相关协议的要求，即电气特性的指标测试;另外，RMP收发数据是否与相关的手册一致。首先电气特性测试主要是用示波器来测试其ARINC429总线的幅值、频率、上升时间、下降时间等特性，是否在ARINC429总线协议所规定的范围之内。RMP收发数据的正确性测试主要是验证频率的编码是否满足ARINC429协议[10]。以VHF编码和解码为例，首先测试其是否能正确地发送VHF频率字，其次测试其是否能正确地接收并解码显示出来。以本文所叙述的方法完成A320飞机机载RMP模拟器的设计，并通过了电气特性测试和收发数据正确性测试。针对具体的无线电设备，将设计好的RMP在实验室用Collins DME700进行测试时，能成功调谐DME700并且能接收到返回的频率字，验证了本文所提出方法的有效性。ARINC429总线测试波形图如图9所示。部分数据收发测试见表2。

6  结  论

本文主要运用了普通的运算放大器、二极管、非门等器件，降低了RMP模拟器制作的成本，使用FPGA芯片缩短了开发的周期。对A320飞机机载RMP模拟器进行设计和实现，完成了编码、发送、接收和解码等。本文提出一种RMP的设计方法，该方法实现了RMP模拟器接收和发送数据，并且显示在STANDBY和ACTIVE窗口，为RMP的设计提出了一种行之有效的方法。

参考文献

[1] Airbus. Component maintenance manual 27 Airbus A320 [EB/OL]. [2016?11?19]. https：//www.docin.com/p?1789556785.html.

[2] Altera. Cyclone IV device datasheet [EB/OL]. [2014?04?12]. https：//wenku.baidu.com/view/2e5f5241e87101f69e319564.html.

[3] ARINC. Mark 33 digital information transfer system [EB/OL]. [2004?12?17]. http：//read.pudn.com/downloads111/ebook/462196/429P2?16.pdf.

[4] 樊昌信，曹丽娜.通信原理[M].7版.北京：国防工业出版社，2012.

FAN Changxin， CAO Lina. Principles of communications [M]. 7th ed. Beijing： National Defense Industry Press， 2012.

[5] 潘松，黄继业，陈龙.EDA技术与Verilog HDL[M].2版.北京：清华大学出版社，2013.

PAN Song， HUANG Jiye， CHEN Long. EDA technology and Verilog HDL [M]. 2nd ed. Beijing： Tsinghua University Press， 2013.

[6] 夏宇闻.Verilog数字系统设计教程[M].3版.北京：北京航空航天大学出版社，2013.

XIA Yuwen. Design tutorial of Verilog digital system [M]. 3rd ed. Beijing： Beihang University， 2013.

[7] 徐捷.基于FPGA的ARINC429总线接口的设计与实现[D].南京：南京航空航天大学，2003.

XU Jie. Design and implementation of ARINC429 bus interface based on FPGA [D]. Nanjing： Nanjing University of Aeronautics and Astronautics， 2003.

[8] 崔海青，李宏，劉博，等.一种多通道ARINC429总线收发容错方法的研究[J].现代电子技术，2013，36（6）：125?128.

CUI Haiqing， LI Hong， LIU Bo， et al. Research of transceiving fault tolerant method for multi?channel ARINC429 bus [J]. Modern electronics technique， 2013， 36（6）： 125?128.

[9] 魏腾飞.基于FPGA的8051 IP CORE设计[D].西安：西安电子科技大学，2013.WEI Tengfei. 8051 IP CORE design based on FPGA [D]. Xian： Xidian University， 2013.

[10] 马腾达，樊智勇，王凯.大型民用飞机航电系统总线激励技术的研究[J].现代电子技术，2017，40（8）：125?128.

MA Tengda， FAN Zhiyong， WANG Kai. Research on bus excitation technology for avionics system in large?scale civil aircraft [J]. Modern electronics technique， 2017， 40（8）： 125?128.

[11] 翟呈祥.基于FPGA的8051单片机IP核设计及应用[D].太原：太原理工大学，2007.

ZHAI Chengxiang. The design and application of IP core for 8051 single?chip microcontroller based on FPGA [D]. Taiyuan： Taiyuan University of Technology， 2007.