超低功耗集成电路技术

黄劲风

摘要    本文以超低功耗集成电路技术为研究具有重要的现实意义。文章首先阐述了超低耗集成电路的概念，并对超低耗集成电路设计原理以及超低功耗集成电路的工艺及器件结构进行了详细分析，最后结合当下超低耗集成电路的发展现状探讨了集成电路未来的发展趋势，以期为超低耗集成电路技术的发展提供参考。

【关键词】超低耗 集成电路 功耗 技术分析

在现今的电子科技领域，集成电路所具备的信息处理能力以及运算速度在不断的提升，但运算速度的提升和运算强度的增加意味着功耗也在呈级数增加，因此，在集成电路设备设计的过程中，许多设计者不可避免的要从集成电路性能以及功耗中两者二选一，或者是进行折中处理，这极大地阻碍了集成电路在纳米领域的使用，也对集成电路的超大规模集成发展产生了不利的影响。所以如何在保持集成电路高性能的同时还能够使得集成电路功耗降低成为许多专家学者研究的重点课题。

1 超低功耗集成电路概述

集成电路是一种能够使用在电子设备中的微型电子零件，其能够把系统中所有的晶体管、电容、电阻等电器元件通过布线的方式连接起来，并把这些电子器元件固定于一块介质模块上，这样就使得电路系统中电路板上的所有零部件成为整体结构，从而确保电子元件变得体积更加小巧和功耗损失更小，而且还间接提升了整个电子元件的运行可靠性与智能化。集成电路常用在电路板中，因为其不仅具有整体体积小、功耗更低且在相同条件下其性能得到提升以及造价成本更加低廉等优点，还可以借助产线进行大规模生產，因此其在工业电子设备制备中被大范围应用。

功耗指的是电子设备以及电子器件运行过程中功率输入和输出的差值，通俗来讲就是电子设备在工作时功率的损耗，集成电路中的功耗是由电子零部件运行过程中借助散热或损耗出现的电能消耗，因为集成电路的电子元件排列常常较为密集，所以如何降低功耗成为亟待解决的技术瓶颈。

超低功耗集成电路其实质就是在集成电路的基础上将整个电路系统的能耗降至最低，而要想实现超低功耗集成电路就需要从电路材料的选择、内部元件排列、电源硬件设计以及系统能耗的控制等方面进行合理的选择与取舍。集成电路电器元件示意图如图1所示。

2 超低功耗集成电路设计原理

2.1 电路材料的选择

电路材料的选择是影响集成电路功耗的首要影响因素，因此，超低功耗集成电路的设计首先要依靠的是合理的电路材料。在进行设计时首先要对各类材料的实际功耗进行严格的测试，经过对比各类材料的具体功耗，结合电路的整体设计特点优先选取那些能耗较低的高科技材料，以此达到降低集成电路功耗。

2.2 内部元件的排列

如前文所述，集成电路中的电子元件排列通常较为密集各元件之间的连接较为紧密，这无形中增加了集成电路的功耗，而要想降整个电路系统中的功耗降至最低的同时有确保各元件的精密程度就要求我们要把把集成电路中每一部分元件的功耗降至最低。在实际应用中，集成电路大部分功耗的产生是以电子元件发热形式消耗而产生的。所以可以在内部元件排列方面进行优化从而减少功耗，进而实现整体电路系统的低功耗。

2.3 电源硬件的设计

电源硬件控制同样也是集成电路功耗体现的一个方面，集成电路在运行过程中，如果整个电路系统的电压高过一定的限值则电路系统的功耗将变大，所以在实际应用中常常将集成电路工作电压控制在较低的值，确保整个电路系统的功耗较小。比如，集成电路的中芯片的核定电压只有0.85v，若在实际运行过程中电路电压高于该值则系统电路的能耗必然会产生不必要的功耗，所以在进行超低功耗集成电路设计时也可利用对集成电路输入电压的控制来实现低功耗的目的，例如通过额定以及动态电源供电技术来控制电路新片的电压。

2.4 系统功耗的控制

系统功耗的控制主要是指在进行系统程序设计与运用时基于集成电路各部分硬件设计特点，借助系统软件的设计与管理达到控制程序运行中的等待过程。简而言之，即当电路系统不工作时则使用休眠控制模式（各部分电路皆为低功耗），设计原则为：忙时多用、闲时休眠、不用时关闭。此外，对元件的控制同样也可结合电路外部电源开关来实现，借助开关对集成电路各部分电子元件的工作与关闭进行控制。集成电路在应用过程中也较常用较多的软件来替代硬件，这样也可降低集成电路的功耗。

3 超低功耗集成电路的工艺及器件结构

3.1 高K/金属栅技术

MOSFETq器件特征尺寸的缩小以及栅氧化层物理厚度的降低让栅电流值增加，这是泄露电流的主要方式，针对此问题常常借助高K/金属栅技术来解决。当电子器件尺寸降低时，为防止电子器件出现的短沟道效应就要减少器件EOT（等效栅氧化层厚度），以此来增加栅对沟道的控制，若栅氧化层厚度小于3nm则直接隧穿效应会更加明显，栅电流增加的幅度会变大，而解决此项问题的关键性技术就是可以借助高K材料来制成栅介质层，这样在EOT降低的同时依然能够将栅介质层厚度保持在较大的值，进而避免直接隧穿电流。

3.2 高迁移率沟道材料

电子器件的开态电流和载流子的迁移率成正相关，所以采用高迁移率的材料可以显著提升电子器件的开态电流，而开态电流的提升对超低功耗集成电路的应用具有重要意义。开态电流的提高就表明能够运用更高阀值电压（VT）获取同等的驱动电流，此外，更高的阀值电压（VT）同样表明能够有更低的关态漏电流，从而电路的静态功耗将显著减少，如前文所述，工作电压的减低带来的将会是集成电路的低功耗，因此，高迁移率沟道材料技术同样是超低功耗集成电路研究的重点内容。提升沟道迁移率的有效手段是采用高迁移率材料作为沟道材料，现今所知道的就是采用锗（Ge）当做PMOSFET沟道材料，而采用高电子迁移率的化合物半导体材料当做NMOSFET沟道材料，随着学者们的不断努力现今GeMOSFET的P型器件性能在不断提升。

3.3 超低亚阈值斜率器件

亚阈值斜率（SS）对泄露电流的产生起决定性作用，在常温条件下MOS器件亚阈值斜率的极限值为60mV/dec，极限值的过小是引起纳米尺度电子器件泄露功耗产生的关键原因。现今对超低亚阈值斜率器件的研究主要集中在隧穿场效应晶体管（TFET）、悬栅MOSFET器件，这两种器件均使用的为量子力学隧穿、静电力学技术实现器件导通，因此就可以突破亚阈值斜率的极限值为60mV/dec的限定，进而把电子器件的静态功耗进一步降低，此外，超低的亚阈值斜率也以为着能够使用超低的工作电压，这样集成电路的功耗将会显著降低，所以说超低亚阈值斜率器件的研究在超低功耗集成电路应用领域具有巨大应用前景。

4 集成电路的未来发展

在现今社会需求的不断提升下，对集成电路设计人员的专业素养提出了更高的要求，设计者在进行集成电路系统设计时需要的不仅是其集中于某方面而是要能够立足于整个电路，达到内外兼顾。超低功耗是当下集成电路研发的主要方向，许多企业已经逐渐增加在如何降低电路能耗方面的研究力度，随着集成电路的逐步创新也会促进与其相关关联产业的发展，例如电子信息机械行业以及微光电行业和芯片

产业的大跨步都离不开集成电路的发展。现今对摩尔定律（很长时间应用于集成电路低功耗研究中）应用的研究已经趋于极限，已经很难再有新的突破，尤其是现今智能化、互联网以及信息储存行业需求的提升让很多学者开始了新的探索，可以说现今集成电路的发展正处在一个关键的转折点，例如现今微处理器以及动态电压设计的研究都是对超低功耗集成电路技术的新探索，此外，超低功耗集成电路的实现还可以从计算模式上进行优化与改进。总体而言，超低功耗集成电路技术的实现依然是一项长期性工程，还有很长的路要走。

5 结语

随着现今科技水平的不断提升，集成电路的研发与创新速度在增快，但如何降低集成电路的功耗依然是亟待解决的技术性难题，所以说超低功耗集成电路技术的实现依然是一项长期性工程。想达到超低功耗集成电路就需要我们从电路的材料、内部元件排列、电源硬件设计以及系统能耗的控制等方面不断的进行优化。

参考文献

[1]张晨龙.超低功耗集成电路技术研究[J].现代工业经济和信息化，2016，6（16）：27-28，44.[2]耿利.建筑水暖管道安装问题及对策思考[J].建材与装饰，2016（34）：202-203.

[3]張明文.新形势下超低功耗集成电路技术研究[J].电子制作，2016（18）：26-27.

[4]王椿珊.基于低功耗优化技术的16位MCU设计[D].西安：西安电子科技大学，2014.