基于GTH规范的高速背板性能仿真与优化设计

李春来，顾 军，王 宁，徐瑞荣，黎仁刚

(中国船舶重工集团公司第七二三研究所，江苏 扬州 225101)

0 引 言

对于高速通信系统而言，更倾向于采用背板的交换架构来提高整体数据的传输与处理能力，同时还增加了系统的可扩展性与可维护性。为了在给定的空间内提供更高的数据量，背板不但要提高走线密度，还必须提高传输速率，从而带来诸如信号完整性[1-2]、电源完整性[3-4]、电磁兼容[5-6]等问题困扰着高速电路的设计。

当前10 Gbps以上高速传输协议如Aurora、JESD204B、PCIE等收发器大部分使用GTH规范。

Ansys HFSS 软件基于模型的物理原型，利用有限元法(FEM)，以变分原理与剖分插值为基础，把连续求解区域分割成一定数目的小单元，对给定边界的泛函求极值而得出麦克斯韦方程组，最终得出整个研究区域的电磁场分布情况。有限元法对涉及材料、边界、激励等求解问题有着广泛的适应性，对处理非线性、多层介质、各向异性介质问题有着独到优势。同时Designer、Siwave与HFSS软件都归属于Ansys公司，并且mentor expedition能够直接导入Ansys中，这为软件之间的协调仿真带来了便利。

信号在网络中传输时，主要有3类因素影响信号质量：

(1) 由于板材等固定性因素产生的介质损耗、导体损耗[7]等引起信号衰减。

(2) 多网络之间的耦合而引起的信号串扰[8]。

(3) 单网络传输线的内部不连续、端接不连续等引起信号反射。

1 传输线衰减

高速传输线中的信号衰减主要分为两部分：一部分是由于导线损耗而引起的；另一部分是由于介质材料损耗而引起的。具体公式如下：

Rdb=Rline+Rdiel=

(1)

(2)

式中：Rdb、Rline、Rdiel分别为单位长度总衰减、导线引起的衰减、介质材料引起的衰减；RL、LL、CL、GL为导线单位长度电阻、串联回路电感、电容、介质引起的并联电导；A为导线损耗系数；B为介质损耗系数；f为频率；tan(&)为介质损耗正切值；εr为介电常数。

根据上式可知，由介质损耗而引起的衰减会随着传输频率的增加而迅速增加，因此在高频时，介质损耗占主导地位。

同时，对于常规材料FR4，介电常数为4.4，介电损耗正切值为0.02；而高速RO4350B材料，介电常数为3.66，介电损耗正切值为0.003 7。

高频时：Rdb(FR4)≈ 0.088·B·f；Rdb(RO4350B)≈ 0.0135·B·f。

根据GTH规范性能要求、材料性能、PCB厂商的制板量，背板选用高频RO4350B材料。

2 背板结构

根据背板走线密度，需要4层布线层。由于背板表层需加强筋，因而表层无法放置导线。因此背板设计为十二层板。具体层叠结构为：信号层(S1)—电源层(P2)—信号层(S3)—电源层(P4)—信号层(S5)—电源层(P6)—电源层(P7)—信号层(S8)—电源层(P9)—信号层(S10)—电源层(P11)—信号层(S12)。

图1 背板整体效果图

如图1所示，对于采用通用子板的背板，正常电源区域与布线区域是通过上下区域而分开的。

对于标准板卡，供电电压总共有+12 V、+5 V、+3.3 V 3种电压。

对于电压传输压降，公式为:

ΔV=I·R=I·ρ·L/(S·N)

(3)

式中：ΔV为电压压降；I为供电电流；R为传输阻抗；ρ为铜皮电阻率；L为电流传输距离；S为电流传输横截面面积；N为铜皮层数。

根据公式(3)得出，由于电压压降与连接外部电源的接插件到子板电源的长度L成正比，因此将2个接插件放置于布线区域左右，使得2个接插件到子板电源的总长度L最低，从而降低电压压降。

同时，对于常规背板，电源放置于电源层。由于总共有6层电源层，且整板基本都为高速线，因此，电源层不能进行分割以保证高速信号的完整性。由于需3种电压，且电压与地要邻近，因此每种电压能够占用1个电源层。

然而，此设计中背板将电压走线放置于信号层，由于布线区域左右无信号走线，因此左右区域可以放置供电铜皮。同时内部4层信号层都可以放置供电铜皮，因此+12 V可以放置2层，根据公式(3)可知，增加层数N可以进一步降低电压压降。+5 V与+3.3 V可以各放置一层。同时，其他6层电源层都变为完整地层，此可以保证地的回流，此为后续过孔阻抗匹配设计提供了有利条件。

3 过孔模型

信号在网络中传输时，当某点瞬态阻抗发生改变时(即经过阻抗分界面处)，部分网络可能会被反射，其余部分网络将继续传输。

突变点的反射系数为：

ρ反射=Vreflect/Vin=(Z+-Z-)/(Z++Z-)

(4)

其传输系数为：

ρ传输=Vtrans/Vin=(2Z+)/(Z++Z-)

(5)

式中：Vin为输入电压；Vreflect为反射电压；Vtrans为传输电压；Z+为输出点的瞬态阻抗；Z-为输入点的瞬态阻抗。

因此，保存整条链路的阻抗匹配是保证信号质量的基础条件。然而，对于高速背板传输链路而言，过孔与接插件经常是突变点。

工程中使用的是能够传输25 Gbps的高速接插件。根据接插件的要求，背板座子过孔孔径为0.45 mm，孔间距为1.4 mm。

对于寄生电容估算结果为：

C_pad=(AεrTD1)/(D2-D1)[9]

(6)

此外，过孔还存在寄生电感，其数值估计为：

L_vialens=Bh[ln(4h/d)+1][9]

(7)

式中：C_pad为过孔寄生电容；A为电容系数；εr为电路板的相对介电常数；T为印制板厚度；D1为焊盘直径；D2为反焊盘直径；L_vialens为过孔寄生电感；B为电感系数；h为过孔长度；d为过孔直径。

过孔特性阻抗：

(8)

3.1 焊盘优化

根据公式(6)得出，焊盘的增加能够增加过孔的寄生电容，因此对于焊盘的选择越小越好，同时对于工艺要求，焊盘最小半径必须比过孔半径大0.101 6 mm，因此，对于此工程，选择焊盘半径为0.330 2 mm。同时，非功能焊盘即为不连接信号线的焊盘。图2所示为当增加了非功能焊盘时，过孔的时域反射技术(TDR)阻抗会降低。这是由于非功能焊盘能够增加过孔的容性阻抗，从而降低过孔的特性阻抗。同时，走线层的焊盘能够防止过孔处信号线产生断裂，保证其可靠性。因此为了寻求性能与稳定性，高速走线需去除非功能焊盘，保留功能焊盘。

图2 非功能焊盘对过孔阻抗影响

3.2 残桩影响

图3所示为当使用背钻工艺，只改变残桩长度时，对于过孔的TDR阻抗变化。从图中可以得出，过孔的特性阻抗随着残桩长度的增加(背钻长度的减小)而减小，因此残桩越小越好。同时根据PCB厂商工艺条件，背钻工艺下，至少保留0.203 2 mm的残桩才能保证信号线的可靠性。因此，本工程应用中使用背钻工艺对残桩刻蚀3.403 6 mm。

图3 残桩对过孔阻抗影响

另外，从图4的残桩对插入损耗影响的示意图可看出，残桩还能引起残桩谐振。由于残桩相当于开路，从而形成了波长谐振器，使得信号在谐振点的衰减急剧增加，严重影响了信号质量。同时对于本工程而言，如果背钻长度在0～0.977 9 mm之间时，谐振频率在7.5～11.5 GHz之间，对此段频率的信号影响最大。残桩越小，谐振频率越大，因此根据背钻工艺的要求，选择残桩为0.203 2 mm，背钻长度为3.403 6 mm的条件。

图4 残桩对过孔插入损耗影响

3.3 反焊盘影响

常规差分过孔反焊盘形状为椭圆形，是为了方便于差分对之间进行45°弯曲走线。而对于本工程而言，由于无需在差分对之间进行弯曲走线，因此可以对反焊盘形状进行优化设计。相同长宽条件下，由于矩形反焊盘面积相较于椭圆形反焊盘增加，根据公式(6)得出增加的面积将导致过孔与铜平面的寄生电容减小，从而增大过孔的阻抗，因此将反焊盘形状优化设计成矩形。

同时，由于信号过孔与其旁边的接地孔之间间距为1.1 mm，对于常规反焊盘长度而言，反焊盘边界只能靠近回流孔，无法到达回流孔。

回流孔部分铜皮的过流量：

I=A·L·N·H

(9)

式中：I为过流量；L为铜皮宽度；N为铜皮层数；H为铜皮厚度；A为电流系数。

而此工程中电源地层总共有6层，因此，根据公式(9)得出，由于增加了层数N，可以适当降低铜皮的宽度L，而能够取得相同的过流量效果。对于反焊盘而言，根据公式(6)和公式(8)得出过孔阻抗随着反焊盘宽度的增加而增加，因此可以回流孔铜皮宽度L保留0.304 8 mm，保持稳定回流，从而单个过孔的反焊盘长度可以从常规的1.117 6 mm设计成1.930 4 mm，具体效果如图5所示，整个差分过孔反焊盘长度(即单个过孔反焊盘长度加上过孔间距)为3.352 8 mm。因此本工程取反焊盘长度最大值为3.352 8 mm。

3.4 链路性能

常规背板传输链路如图6所示，具体子板传输线1线长50.8 mm，背板传输线线长76.2 mm；子板传输线2线长50.8 mm。传输线与过孔模型是通过HFSS建立的，同时，接插件是厂商提供的模型，最终联合仿真通过designer实现。

图5 过孔形成效果图

为了实现优化前与优化后链路传输性能的对比，高速GTH接口标准如表1所示。对2种链路输入同样的理想信号，其中输入信号峰峰值为800 mV，上升和下降时间为40 ps，输入数据码型为PRBS7的8b10b。

图6 传输链路图

对于优化前链路，信号输出眼图如图7所示，由于过孔没有优化引起的阻抗不匹配与谐振和采用差损较大的FR4材料等原因，引起信号反射、衰减造成眼图难以睁开，从而导致GTH收发器难以正确接收数据。

根据表1的GTH收发器接收标准，信号输入电平峰峰值不低于150 mV才能保证数据正确接收。对于优化后链路，信号输出眼图如图8所示，由于采用阻抗优化技术与使用低差损的材料，有利于提高数据传输质量，满足收发器接收标准。

4 结束语

通过对板材、传输线、电源布局、差分过孔等指标的分析与仿真优化能够减小信号传输过程中的反射、损耗，减小传输误码率，调节谐振点，提高信号质量。根据最终仿真结果，此信号基本能够满足高速GTH收发器进行背板传输的标准。

图8 链路优化后信号输出眼图

[1] 张华.高速互连系统的信号完整性研究[D].南京：东南大学,2005.

[2] 杨章平.高速PCB设计中的信号完整性分析研究[D].成都：电子科技大学,2012.

[3] 李钰峰.高速PCB电源完整性研究[D].北京：北京邮电大学,2012.

[4] 申伟,唐万明,王杨.高速PCB的电源完整性分析[J].现代电子技术,2009，32(24)：213-216.

[5] 李明,朱中文,蔡伟勇.电磁兼容技术研究现状和趋势[J].电子质量,2007，21(7)：61-64.

[6] 李素凡.电磁干扰与电磁兼容研究的发展[J].电气化铁道,2001，12(2)：26-28.

[7] 于争.信号完整性揭秘[M].北京：机械工业出版社,2013.

[8] 朱亚地.高速PCB信号反射及串扰仿真分析[D].西安：西安电子科技大学,2012.

[9] 房丽丽.ANSYS信号完整性分析与仿真实例[M].北京：中国水利水电出版社,2013.