多芯片封装技术及其应用

李振华+刘小刚+孙成思

摘要：随着新材料、新工艺和新型器件的出现，并且器件的集成度在不断提高，为适应不同的产品，也逐渐开发出各种新技术技术，本文将主要讨论现阶段多芯片封装技术，并对其中的几个关键技术进行了详细的描述。

关键词：多芯片封装，封装技术，内存

1 引言

几十年来，随着芯片技术的发展和进步，集成电路封装技术将封装密度从单芯片封装提高到多芯片封装，在现如今市场的需求下，随各式便携式信息装置对内存特性需求日益多元化，可将数个芯片封装在一处的多芯片封装亦逐渐受到重视，包含三星电子、现代电子、英特尔等重量级IC制造商，均看好良好的市场前景。MCP的优点在于能将2至3种不同特性的芯片封装在一块，可因此减少占据的空间，当前主要为内存所采用。而利用该封装做出的内存产品适于有复杂内存特性需求的信息装置使用。目前内存厂商主要使用这种技术将闪存（Flash）与SRAM做在一块。薄芯片处理是一种特殊的晶圆支持技术，能使芯片被琢磨到只有0.025毫米的厚度。多重堆叠封装技术能利用无铅锡焊球把安装的芯片的板块堆叠起来。这种封装在功能上相当于单一封装（single package）。

移动设备的典型划分包括数字基带处理器、模拟基带、存储器、射频和功率芯片。非易失性快闪存储器具有电擦除、微功耗、容量大、体积小等优点，在移动存储器中得到了广泛的应用。每个手机都强调不同于其他模型的功能，这就使得特定的内存成为必需。多功能高端手机的日益普及，需要更大容量和更多类型的高速内存子系统的支持。集成静态随机存取存储器和闪存MCP，是适应高端手机内存、低功耗、高容量密度应用要求而开发的，Flash这一块也实现各种创新。在国际市场上，手机内存MCP的出货量翻了一番以上，厂商利润几乎是三倍，一些大型供应商在无线存储市场出货量为90%。

2 MCP芯片封装

在电子科学与技术专业的领域中，特别是今年，MCP是经常提到的，不断丰富着它的概念，MCP的概念是：MCP在一个封装好的外壳内部，不同尺寸以及大小的不同种类的芯片以垂直的形式堆叠，，是一种混合技术，属于一级单封，使用这种方法可以节省空间。MCP所使用到的芯片相对简单，不需要经过严格的气密性和冲击实验要求。当要使用高密度封装在有限的PCB面积内的时候，会直接选用MCP，通过最近几年的技术飞跃，其密度有了质的飞跃。现在，一个MCP里面一般会有3～9层存储器，是通过垂直方式堆叠的。一块MCP元件里面包含用于手机存储器的与非NOR或非NAND结构的闪存以及其他结构的SRAM芯片层，如果MCP的空间比效率不够高，那么想让手机实现人们所想要的多种多样的功能是一件非常困难的事情。在不断使新的封装能够成功地应用于实际生产中。芯片堆叠封装在一起，可以实现高性能的密度，更好的整合，更低的功耗，更大的灵活性，更低的成本，手机内存芯片封装生产，在数码相机、PDA和笔记本电脑产品的一些工业发展中的应用。

3 关键技术

加速发展半导体圆片的后段制程技术，在单一封装中对某一些芯片集成，其在结构上分为金字塔式和悬梁式堆叠两种，其中前者是从下面到上面的芯片尺寸会越来越小，但是后者却不同，它的芯片规格是一致的。MCP可以给客户更多的个性化的、独特的应用解决方案，具有比单芯片封装效率更高，其重要性日益增加，其关键技术包括如何确保产品的合格率，减薄芯片的厚度等等。

3.1确好芯片KGD

KGD芯片在确认合格前，需要经过一系列的测试和验证。这种好芯片的筛选选择趋于多样化。基于KGD 来执行MCP的业务模式，以确保在每个芯片经过MCP整合之后，它的质量和可靠性非常高，为了降低成本，开发出各种测试方法。例如，整个晶片接触系统激光修复技术等等，对试验标准的MCP的进行详细分析，预定的质量，节省测试时间或没有老化测试，以避免内置芯片的缺陷导致的潜在风险损失，所要求的可靠性水平的准确定义是评估KGD的前提。

3.2圆片背面减薄技术

内置的叠层芯片在MCP里面的数量迅速增加，可以达到8个，比如在1mm封装高度下放置了5个，在1.4mm封装高度下放置了9个。到2006时，这个数字高达11。每个MCP器件内置芯片数，所要进行封装的高度也随之增加，为了有效避免这个问题，在MCP的开发过程中，必须在电路层后端的圆片在制作完之后一定要做薄一点，然后切成单芯片，MCP。做薄的方法主要有超精密磨削、化学机械抛光、电化学刻蚀、湿法腐蚀，干腐蚀、大气等离子体抛光技术，提高加工效率，减少表面和亚表面损伤，，减少或避免翘曲，机械加工一般在150μm，或者100150 μm的等离子体刻蚀方法。在高1.4mm，5 ～ 6叠层芯片MCP一般需要减薄到85μm左右，如果是9片叠片，要到70μm，小于50减薄技术一直在研究和开发。今后，背面的减薄趋于20～30m的极限厚度，越薄，弹性越大，外力引起的应力越小。

3.3再分布隱埋层技术

埋层RDL可以重新做任何合理的能够让芯片键合位置正确的分布，这种技术包括单层铝、铜的单层或多层金属涂层和多多层薄膜RDL，其中多层薄膜RDL允许四层设计和重新分布。在使用RDL技术之后，芯片的中心焊点可以分配到外围或者任何一个位置。通过这种改变，设计者可以更灵活地考虑芯片位置，例如可以垂直排列、堆叠、交错和堆叠的芯片。

3.4隔片技术

制造商所追求的最终MCP是在既定的安装高度和内置芯片数量的前提下任意组装的芯片。为了达到这一目的，采用了超薄柔性垫片。在9个堆叠的MCP中，3个是隔膜，另外6层是功能层。目前，MCP可以实现基带处理芯片和FLASH存储器、SRAM堆栈，开发嵌入式金属丝工艺在树脂层中，代替了间隔，减少了近一半的距离，建立了如何解决大规模逻辑芯片和其他内存芯片MCP问题。

3.5低弧度引线键合endprint

当芯片厚度小于100 μm时，要求引线键合弧度高也必须小于100，当25μm的前提下，金合金电弧高度为125μm。采取反向引线键合工艺进行优化，可以达到75。同时，反向引线键合技术为了保证不同键合层的间隙，需要增加了弯曲这一过程。

3.6鍵合引线无摇动技术

当引线密度增大，长度增大，形状变得复杂时，引线会增加短路的可能性。采用低粘度模塑料，降低模塑料的传递速度，有助于减少引线的摆动，防止引线短路。

4 应用

六西格玛品质论坛小型MCP的增长需求来自于一些大批量应用消费类产品，如移动电话、掌上电脑和上网记事本、MP3播放机以及其它手持装置，这些产品不仅对价位很敏感，而且要求有较短的产品和改进周期，而这两个要求系统级芯片ASIC技术和嵌入式存储器技术制造工艺却又无法满足。低成本多芯片封装可作为这些市场所追求的“快速廉价”解决方案，许多来自半导体供应商和OEM的应用都要求将一个快闪存储器和一个逻辑电路，如微处理器、DSP或ASIC结合在一起。这些非常简单的MCP设计装配和测试成品率都大于98%，避免了“原本好裸片后来又不好”（KGD）之类的问题。今后还将把裸片以倒装芯片形式与硅基底相连，或者与一个重新布线的载体裸片相连用于叠层元件封装中，这种布线技术能在制成的半导体晶圆裸片上提供高密度多层再布线和感应极小的功率分配。最后，在多芯片封装中将多个倒装芯片贴到硅基底上，这个基底就可以作为封装件，再用大的回流焊球或柱将基底贴到线路板上。

5结束语

随着4G网络时代的成熟，5G网络已经被提出，在这个前提下，芯片的发展得到最大限度的驱动，并且加剧了催生了对MCP技术及产品的发展。目前在单一的结构封装内，将多重芯片进行植入的产品逐渐增多。随着人们对电子设备功能需求的加强，MCP将会逐渐完善，品种系列更丰富，作用也更重要。但是，正如前文所述，MCP的封装技术是十分复杂，其中在封装过程中会产生的一些各式各样的失效现象。那么在今后的研究中，对MCP进行失效分析技术则是通过利用各种方法对失效产品进行分析，找到失效机理，同时能够提供解决方案。

参考文献

[1]龙乐.多芯片封装技术及其应用[J]. 电子与封装，2006，（01）：12-15

[2]李宗涛. 集成式LED多芯片封装的设计与制造[D].华南理工大学，2013.

[3]李勇. 失效分析技术于多芯片封装中的应用[D].复旦大学，2009endprint