数字信号传输性能分析仪的技术研究

彭 鑫，陈 松

(湖南理工学院 信息与通信工程学院, 湖南 岳阳 414006)

数字信号传输性能分析仪的技术研究

彭 鑫，陈 松

(湖南理工学院 信息与通信工程学院, 湖南 岳阳 414006)

设计了一套简易数字控制的信号传输性能分析仪，包括由数字信号发生器、信道模拟低通滤波器等组成的数字信号发送模块、信号传输和数字信号接收分析模块三部分，通过观察接收信号的眼图估计系统传输性能。发送端通过线性移位寄存器构成数字信号发生器，码元速率调整通过程控数字时钟模块实现步进可调，低通滤波器采用三阶巴特沃斯有源滤波器。接收端通过低通滤波、信号整形后进行同步信号提取、解码和眼图显示。经过严格测试，解码的曼彻斯特编码数据与发送端完全一致，同步信号稳定可靠，系统运行稳定。

信号传输；ARM；编码；眼图

Abstract: A simple digital control signal transmission performance analyzer is designed, which consists of digital signal transmission module (composed of digital signal generator and analog low-pass filter), signal transmission module and digital signal analysis module. It can estimate the transmission performance of the system through the eye diagram observation of the received signal. The sender constitutes digital signal generator through a linear shift register, symbol rate adjustment realizes step adjustable through program digital clock module, and low pass filter adopts three order Butterworth filter. The receiving end extracts synchronous signal , decodes and displayes the eye diagram through the low-pass filtering and signal shaping. After rigorous testing, the decoding of the Manchester encoded data is completely consistent with the transmitter, the synchronization signal is stable and reliable, and the system is stable.

Key words:signal transmission; ARM; encoding; eye diagram

0 引言

图1 系统总体框图

随着数字通信技术的日益发展和应用，数字传输技术的应用也越来越广泛，其中数字信号传输性能分析仪就是非常重要的一种，而数字信号传输分析仪设计的关键问题就是码间干扰和信道噪声问题。针对以上两个问题，广大科研工作者做了大量的工作。文献[1]～[6]采用FPGA作为数字信号发生模块和分析模块控制芯片，其设计思路比较简单，而且容易实现，最后其测试结果能够比较精确地通过测量眼图的幅度来分析不同信道环境对信号传输的信号完整性及码间串扰的影响。采用FPGA作为控制芯片设计数字信号传输仪是一种比较理想的设计方法，但是本文选择ARM作为控制芯片，设计了一种简易的数字信号传输性能分析仪，同样取得不错的效果，而且设计成本更低，因此有一定的借鉴价值。

1 系统实现

整个系统包括信号产生、信号传输、信号接收与分析三部分。信号产生与传输部分由STM32微处理器、数字信号发生器(用于产生信源)、曼彻斯特编码器、低通滤波器、高速伪随机信号发生器(用于模拟信道噪声)、加法器及相应的键盘显示模块组成。信号接收与分析电路由低通滤波器、信号整形电路、STM32微处理器组成。系统总体框图如图1所示。

2 理论分析与计算

2.1 m序列数字信号发生器

m序列是带线性反馈的移位寄存器产生的周期最长的序列。根据给定特征多项式的最高阶次确定移位寄存器的最大长度，将相应抽头进行异或运算后送入移位寄存器的反馈输入端，即可实现特征多项式所描述的m序列。以本设计数字信号为例，其对应的线性反馈移位寄存器原理框图如图2所示。

图2 m序列发生器原理图

2.2低通滤波器

图3 数字信号发生器电路设计

本文要求设计三个低通滤波器，其截止频率分别为100 kHz、200 kHz、500 kHz，带外衰减不少于40 dB/十倍频程，则采用有源滤波器要求2阶或者2阶以上；要求通带增益在0.2～4.0范围内可调，可采用程控放大器实现增益调整。

2.3同步信号提取

数字信号V1经过低通滤波器后得到信号V2，将V2与噪声V3叠加得到信号V2a。将V2a信号经过一个大于600 kHz的低通滤波器，进一步滤除带外噪声，并将此信号通过两级迟滞比较器整形便于下一步处理。对于NRZ信号，无需提取同步信号，直接利用V1-clock作为触发信号进行眼图显示。曼彻斯特编码中同步时钟频率为码元速率T3的2倍，故同步时钟周期T4=T3/2；跳变沿包含时钟和数据信息，故可通过捕捉跳变沿触发产生周期性的方波信号来获得同步时钟。进一步观察可以发现，曼彻斯特编码中只有两种脉宽，当捕捉长脉宽的下降沿进行触发时将产生同步时钟，当捕捉短脉宽的下降沿触发时将产生与上述同步时钟反相的时钟信号。因此用STM32进行连续两次捕捉，当捕捉到一个上升沿后，读取延时一个T3后的电平，若为高电平即开启下降沿捕捉，当下一个下降沿到来时触发STM32产生周期为T4的方波信号，即为同步时钟；若为低电平则忽略本次操作，继续下次捕捉。由于STM32的主频高达72 MHz，而本系统中的数据率最大为100 kHz，因此采用软件方法完全可以实现同步提取。

2.4眼图显示方法

眼图是指通过用示波器观察接收端的基带信号波形，从而估计和调整系统性能的方法。其测试方法是：用一个示波器跨接在抽样判决器的输入端，然后调整示波器水平扫描周期，以与码元周期同步。结合本设计具体情况，将数字信号V1经过模拟信道传输(滤波和叠加噪声)后的信号V2a送入示波器Y轴输入端，然后采用V1-clock或经数字信号分析电路提取的同步时钟信号V4-syn接示波器X轴作为同步触发信号，即可得到V2a的眼图。

3 系统硬件电路和软件程序设计

3.1数字信号发生器设计

根据上述的m序列发生器设计原理，本设计要求数字信号特征多项式的最高阶次为8，因此只需一片8位移位寄存器74LS164，其进行异或运算后，反馈至移位寄存器输入端，其电路原理图如图3所示。

3.2伪随机信号发生器电路设计

设计要求伪随机信号特征多项式最高阶次为12，因此需要两片移位寄存器74LS164级联构成得到所需的信号，然后通过外围电路形成一个闭环控制系统。另外由电位器分压组成的信号幅度调节器，其原理图如图4所示[7]。

3.3整形电路设计

经过滤波器输出的信号，其范围比价宽广，因此可以

图4 伪随机信号发生器电路设计

图5 整形电路原理图

在比较器的前段接两个二极管，起到钳位作用，然后将经过放大器后的信号送入迟滞比较器，得到所需要的信号，其原理图如图5所示[8-9]。

3.4软件程序设计

本系统软件基于ARM微处理器STM32，所有代码采用C语言编写，发送端与接收端数据处理流程图如图6和图7所示[10]。

4 实验结果及分析

4.1技术指标

本设计是2011年全国电子设计比赛试题，其设计内容和指标如下。

4.1.1基本要求

(1)衰减器指标：衰减量为40±2 dB，特性阻抗为50 Ω，频带与放大器相适应。

(2)放大器指标：

① 谐振频率：f0=15 MHz；允许偏差±100 kHz；

② 增益：不小于60 dB；

③ 3 dB 带宽：2Δf0.7=300 kHz；带内波动不大于2 dB；

④ 输入电阻：Rin=50 Ω；

⑤ 失真：负载电阻为200 Ω、输出电压为1 V 时，波形无明显失真。

(3)放大器使用3.6 V 稳压电源供电(电源自备),最大功耗不允许超过360 mW， 尽可能减小功耗。

4.1.2发挥部分

(1)在-3 dB 带宽不变条件下，提高放大器增益到大于等于80 dB。

(2)在最大增益情况下，尽可能减小矩形系数Kr。

(3)设计一个自动增益控制(AGC)电路。AGC 控制范围大于40 dB。 AGC 控制范围为：20lg(Vomin/Vimin)-20lg(Vomax/Vimax)。

4.2测试结果及分析

(1)数字信号发生器测试数据如表1所示。

(2)三路低通滤波器测试。

采用正弦波信号对三路低通滤波器性能进行测试，带外衰减及-3 dB截止频率测试数据如表2所示，通带增益测试数据如表3所示。

图6 发射端程序图

图7 接收端程序图

参考值/(kb/s)102030405060708090100测量值(kb/s)102030405060708090100相对误差/%0000000000电平测量值/V3．63．63．63．63．53．53．53．63．83．5

表2 三路低通滤波器带外衰减及截止频率测试数据表

表3 三路低通滤波器通带增益范围测试数据表

(3)伪随机信号发生器测试。

测试伪随机信号V3数据率为 9.99 Mb/s，误差为1%。

测试伪随机信号V3峰峰值为 102 mV，误差为2%。

(4)眼图测试。

将V2a接入示波器的Y轴，V1-clock接入X轴，调整扫描时间和电压衰减，可在示波器上看到图8所示的稳定眼图，而眼幅度测试数据如表4所示。从表1至表4所有的测试数据满足设计要求。

图8 实际测量的眼图

V1数据率/(kb/s)102030405060708090100眼幅度(三路低通滤波器)/V100kHz2．4221．91．81．81．751．751．751．75200kHz22．12221．91．91．851．851．8500kHz2．1221．91．81．81．81．81．81．8

5 结论

本文设计了基于ARM的简易数字信号传输性能分析仪，经过严格测试，系统发送端能产生数据率为10～100 kb/s按10 kb/s步进可调的数字信号，信号幅度为TTL电平；模拟噪声的伪随机信号数据率为10 Mb/s,输出峰峰值为100 mV-TTL可调；模拟信道的三个低通滤波器带外衰减均大于40 dB/十倍频程，通带增益在0.01～4.4范围内可调。接收端，利用数字信号发生器产生的时钟进行同步，能正确显示数字信号V2a的眼图，眼幅度测试准确。同时，信号分析电路能从V2a中提取稳定的同步信号，利用所提取的同步信号进行同步，显示数字信号V2a的眼图清晰而稳定。通过调整信号幅度与速率、噪声电平，眼图随之做相应变化，但十分稳定。从而表明，在一定的信噪比条件下，系统能正确解码，且提取的同步信号稳定可靠。

[1] 卢超,朱继瑜,郝鹏程,等.基于FPGA 的数字信号传输性能分析仪[J].电子器件,2013,36(6):837-841.

[2] 张骁,宋杰,丁昊.基于FPGA的简易数字信号传输性能分析仪[J].电子测量技术,2012,35(8):78-81.

[3] 谭先锋,王祖麟,罗璐.简易数字信号传输性能分析仪的设计[J].江西理工大学学报,2013,34(5):48-53.

[4] 樊汝森,王勇,裴秀高,等.基于FPGA 的数字信号传输性能分析仪的设计与实现[J].上海电力学院学报,2013,29(4):399-403.

[5] 孙盼,姚佳毅,林阅斌.基于FPGA 的数字信号传输性能分析仪[J].电子科技，2012，25(8): 32-34．

[6] 张骁,宋杰,丁昊.基于FPGA 的简易数字信号传输性能分析仪[J].电子测量技术,2012，35(8): 78-81.

[6] 童诗白. 模拟电路技术基础[M]. 北京:高等教育出版社,2008.

[7] 唐晨光,唐绪伟.一种高增益低功耗LC 谐振放大器的设计[J].怀化学院学报,2015,34(5): 63-67.

[8] 荣军,张敏,李一鸣,等.基于单片机的恒流源技术研究[J].电子器件,2011,29(23):63-65.

[9] 黄智伟. 全国大学生电子设计竞赛系列教程[M]. 北京:电子工业出版社,2005.

[10] 赵瑞林,卢庆林,张顺星.教学型双足步行机器人的结构及其控制电路设计[J].计算技术与自动化,2014,33(2):73-76.

Maxim面向HVAC和楼宇自动化推出CAN收发器，快速解决安装故障并提高可靠性MAX14883E具有±60 V故障保护、极性可选，确保可靠通信并减少安装错误

目前，Maxim宣布推出MAX14883E控制局域网(CAN)收发器，可快速解决采暖、通风及空调系统(HVAC)和楼宇自动化系统的安装错误。

•有关MAX14883E的更多信息，请访问： https://www.maximintegrated.com/cn/products/interface/transceivers/MAX14883E.html

•下载高清图片：https://www.maximintegrated.com/content/dam/images/newsroom/2017/MAX14883E-PR-Graphic.png

CAN总线已经广泛应用于工业领域。在恶劣的工业环境中，操作人员在安装系统时很容易将CANH (CAN总线高电平端) 和CANL (CAN总线低电平端) 接反，导致用户花费大量的时间和资金来查找并解决安装错误问题，增加往返现场的次数，并承担通信故障的风险。

MAX14883E是一款极性可选的高速CAN收发器，为工业网络应用量身打造，可快速解决安装错误问题，确保通信的可靠性。该器件提供极性选择输入(POL)，可将CANH和CANL I/O进行交换，并通过软件纠正接反的现场电缆。此外，MAX14883E还提供±60 V故障保护、高达±22 kV的ESD保护(HBM)，CANH和CANL总线可承受高达±25 V共模输入范围，从而确保通信的可靠性。该收发器支持CAN总线最高通信速率(小型网络速率高达1 Mb/s)，5 V单电源(VCC)供电，逻辑电源输入(VL)确保器件兼容1.8 V至5 V逻辑电平。MAX14883E采用窄体8引脚SOIC封装，工作温度范围在-40℃至+125℃。

主要优势：更智能：可选择更改极性；更可靠：±60 V故障保护，±22 kV ESD保护(HBM)，±25 V共模输入范围；更灵活：逻辑接口简化设计，1.71 V至5.5 V逻辑供电(VL)范围。

(Maxim Integrated供稿)

Technology study of digital signal transmission performance analyzer

Peng Xin, Chen Song

(School of Information and Communication Engineering, Hunan Institute of Science and Technology, Yueyang 404006, China)

TM391.9

A

10.19358/j.issn.1674- 7720.2017.18.025

彭鑫，陈松.数字信号传输性能分析仪的技术研究[J].微型机与应用，2017,36(18)：84-88.

2017-02-28)

彭鑫(1981-)，男，博士，副教授，中国计算机学会(CCF)会员，主要研究方向:传感器网络和CPS。