一种支持宽范围上电时间的上电复位电路设计

曹正州，钱栋良，谢文虎，吴琪

（1.中国电子科技集团公司第58研究所，江苏无锡214072；2.无锡中微亿芯有限公司，江苏无锡214072）

一种支持宽范围上电时间的上电复位电路设计

曹正州1，钱栋良2，谢文虎1，吴琪2

（1.中国电子科技集团公司第58研究所，江苏无锡214072；2.无锡中微亿芯有限公司，江苏无锡214072）

为了解决传统上电复位电路在缓慢上电时起拉电压低矮的问题，提出一种宽范围上电时间的上电复位电路。该电路由基于RC延时的上电复位和基于电平检测的上电复位双模异构而成，快速上电时，RC延时模块提供VDD的起拉电压；缓慢上电时，电平检测模块产生0.833 VDD的起拉电压。采用TSMC 0.18 μm Flash工艺对该电路进行设计和流片，三温测试结果表明，当VDD为3.3 V、上电时间分别为微秒级和毫秒级时，起拉电压达到3.3 V和2.75 V。

上电复位；起拉电压；RC延时；电平检测

1 引言

数字系统和数模混合系统中存在大量的状态寄存器、控制寄存器、计数器等功能单元，在系统上电时，这些功能单元处于混乱状态，可能导致系统的误动作[1]。为此，上电复位电路常用来初始化这些功能单元，保证系统的正常启动。上电复位电路在供电电压上升过程中输出有效复位电平（通常为高电平），直到供电电压达到系统规定的正常电压才迅速产生低电平。复位信号结束时，供电电压所达到的值称为上电复位电路的起拉电压[2～3]。

由于传统上电复位电路在缓慢上电时起拉电压较小，可能影响系统的正常复位，因此本文提出一种宽范围上电时间的上电复位电路。该电路用在Flash配置芯片中，为数字逻辑提供复位。基于TSMC 0.18μm Flash工艺，在Cadence环境下进行电路设计，并使用Hspice工具进行仿真分析。最后对该电路进行流片，并对芯片样品电路进行测试。

2 上电复位电路

2.1 传统上电复位电路

图1（a）所示的是传统上电复位电路的原理图，该电路由RC延时网络和反相器构成[4～5]。为保证系统的正常复位，要求时间常数RC远大于上电时间，因此R和C取值非常大，通常置于片外。系统上电时，由于电容两端电压不能突变，电容上极板电压缓慢上升，该电路输出为高电平，系统进行复位操作；当电容上极板电压达到反相器的阈值电压，输出迅速翻转为低电平，并保持为低电平。复位信号结束时，该电路提供的起拉电压可以达到VDD。

图1 传统上电复位电路

为了在芯片内实现图1（a）中的电路，使用MOS有源电阻和MOS电容代替R和C，如图1（b）所示。这样的话，大大减小了电路的时间常数，从而限制了系统的上电时间，通常最大上电时间只有几微秒。传统上电复位电路的缺点是：（1）当上电时间变长时，起拉电压会下降，如图2所示，影响系统的正常复位。特别是当上电时间大于电路的时间常数时，电容上极板电压的变化和供电电压的上升过程保持一致，起拉电压接近于0，系统不能完成复位。（2）快速掉电再上电时，电容累积的电荷来不及释放，输出保持为低电平，导致系统复位失效。

图2 传统电路复位信号随上电时间的变化

2.2 提出的上电复位电路

针对传统上电复位电路不适用于缓慢上电的问题，本文提出一种宽范围上电时间的上电复位电路，如图3所示。该电路主要由RC延时、电平检测和延迟整形三个模块构成。供电电压为输入信号，其最终的稳定值为VDD，VPOR为输出复位信号，VREF为基准电压，此处未给出基准产生电路。

图3 本文提出的上电复位电路

RC延时模块是传统上电复位电路的一种改进。MP1和MP2为充电管，栅极都接高于地的电压有利于增加有源电阻，从而增大电路的时间常数。MN2为放电管，其作用是当系统快速掉电再上电时，能够迅速释放掉电容MN1上的电荷，为再上电做好准备，以便再次产生复位信号。RC延时模块继承了传统电路的特点，适用于快速上电，能够产生VDD的起拉电压；但仍不适用于缓慢上电，缓慢上电时起拉电压大约为一个PMOS管的阈值电压，达不到系统复位的要求。

电平检测模块是一种有别于传统电路的上电复位电路。它通过分压电阻R1和R2采样供电电压，再与基准电压VREF比较，产生复位信号V2。为了保证复位信号的形成，基准电压必须在供电电压稳定之前及时升起来，这要求上电时间不能太短。当供电电压缓慢上升时，比较器负向端的采样电压也以同步的斜率上升，而正向端的基准电压以更快的斜率升高并稳定在VREF，如图4所示。因此，在t1～t2这段时间内比较器的输出V2为高电平，直到采样电压上升到VREF才翻转为低电平。比较器输出发生翻转时供电电压所达到的值为起拉电压。为保证系统的正常复位，将起拉电压设置为0.833 VDD，因此有式（1）成立：

本文VDD取3.3V，因此起拉电压0.833VDD为2.75V。根据式（1）设置电路参数，VREF取1.25 V，为减小静态功耗，R1和R2取值较大，分别为131.4 kΩ和109.5 kΩ。

本文同时使用基于RC延时和基于电平检测的上电复位模块，并对二者的输出V1和V2进行或操作，即复位信号叠加在一起。快速上电时，由于供电电压可能先于基准电压VREF升起来，V2一直为低电平，此时复位信号来自V1，起拉电压能够达到VDD。缓慢上电时，由于上电时间大于RC延时模块的时间常数，V1为低矮的信号，此时复位信号来自V2，起拉电压能够达到0.833 VDD。延迟整形模块对叠加后的复位信号进行毛刺处理和波形整理，最终输出干净陡峭的复位信号VPOR。

图4 电平检测模块的工作原理

3 仿真和测试结果

在Cadence环境下，采用TSMC 0.18 μm Flash工艺设计电路，并使用Hspice进行三温功能仿真。为了方便只截取常温下上电时间分别为10 μs、1 ms和100 ms的仿真波形，如图5～7所示。仿真时供电电压从0 V直线上升到3.3 V（VDD=3.3 V）。通过对比可以看出，上电时间越长，RC延时模块输出的复位信号V1会变得低矮，V1对应的起拉电压分别为3.3 V、1.8 V和0.8 V；而电平检测模块输出的复位信号V2逐渐升高，V2对应的起拉电压分别为1.6 V、2.75 V和2.75 V。最终输出的复位信号VPOR是V1和V2的叠加，起拉电压分别为3.3 V、2.75 V和2.75 V。

图5 上电时间为10 μs的仿真波形（T=25℃）

图6 上电时间为1 ms的仿真波形（T=25℃）

图7上电时间为100 ms的仿真波形（T=25℃）

图8 和图9所示的是电路常温测试结果的截图。两图中，居上的波形为供电电压，居下的波形为输出复位信号VPOR。可以看出，在图8中当上电时间为几个微秒时，复位信号能够迅速上升到3.3 V；在图9中当上电时间为几个毫秒时，复位信号可以达到2.75 V。

图8 上电时间在微秒级的测试结果（T=25℃）

图9 上电时间在毫秒级的测试结果（T=25℃）

通过三温测试，结果表明在电源微秒级上电时间时，该电路提供的复位信号的电压能够达到电源电压3.3 V；在电源毫秒级上电时间时，该电路提供的复位信号的电压能够达到2.75 V，测试值跟仿真值一致，达到了设计的要求。该电路与文献[4]、[5]提到的电路相比，在支持电源上电时间上有着明显的优势，如表1所示。

表1 性能对比

4 结束语

本文提出一种宽范围上电时间的上电复位电路，解决了传统电路在缓慢上电时起拉电压低矮的问题。Hspice仿真结果显示，针对不同的上电时间，该电路能够输出有效的复位信号。对电路的测试结果表明，当上电时间在微秒级时，起拉电压为3.3 V；当上电时间在毫秒级时，起拉电压达到2.75 V。

[1]张俊安,陈良,杨毓军,等.一种基于0.18 μm CMOS工艺的上电复位电路[J].微电子学,2012,42(2):238-241.

[2]彭伟娣,张文杰,谢亮,等.一种嵌入式上电复位电路的设计与芯片实现[J].固体电子学研究与进展,2013,33(2):179-182.

[3]高明伦,张红莉,徐诺.一种基于比较器的新型片内上电复位电路的实现[J].中国集成电路,2004,63(8):31-35.

[4]Analog Devices Inc.Powersupply monitor with reset [EB/OL].http://www.Analog.com,1995.

[5]LE H B,LEE S G.A long reset-time power-on reset circuit with brown-out detection capability[J].IEEE Trans Circ& Syst II:Express Briefs,2011,58(11):778-782.

Design of Power-On Reset Circuit Supporting Wide-Range Power-On Time

CAO Zhengzhou1,QIAN Dongliang2,XIE Wenhu1,WU Qi2
（1.China Electronics Technology Group Corporation No.58 Research Institute,Wuxi 214072,China; 2.East Technologies,Inc.,Wuxi 214072,China）

In order to solve the problem of low pull up voltage due to slow start in traditional power-on reset circuit,a power-on reset circuit supporting a wide range of power on time is proposed.It's composed of two different modules based on RC delay and voltage detection.The former provides VDDof pull up voltage at fast power on,the latter provides 0.833VDDof pull up voltage at slow power on.The proposed circuit is fabricated in TSMC 0.18 μm Flash process.Three temperature test results show that the pull up voltage is 3.3 V and 2.75 V when the power on time isrespectively atthe levelof μsand mswhen VDDis3.3 V.

power on reset;pullup voltage;RCdelay;voltage detection

TN432

A

1681-1070（2017）07-0028-03

曹正州（1982—），男，江苏盐城人，苏州大学微电子学本科毕业，现在中国电科第58所从事FPGA芯片设计工作。

2017-3-8