一种提高基于方程的电路优化设计精度的方法

吴世宝+郭裕顺

摘 要：文章意在建立一种提高基于方程的电路优化设计精度的方法，可大幅减少仿真器的调用次数，降低计算成本，同时又具备与基于仿真方法几乎相同的精度。文中将方程的优化结果作为出发点，通过构造电路性能准确值与解析近似之间的差值增量模型，对一个误差不断减小的近似优化问题迭代求解，逐步获得问题的准确解，每一次迭代在上一次优化解附近构造新的差值增量模型。

关键词：模拟集成电路；基于方程的优化方法；基于仿真的优化方法；误差增量模型

中图分类号：TP393 文献标识码：A 文章编号：2095-1302（2017）05-0-02

0 引 言

模拟集成电路设计通常分为三个步骤[1-3]：首先根据电路性能要求选择合适的电路拓扑结构，然后设计电路参数，最后设计版图并验证。而最为重要的是前两步。在选好一个电路拓扑结构后，如何完成电路的参数设计，即根据预期的电路性能参数来确定电路中器件尺寸、电阻、电容等参数的取值非常重要。传统的设计方法首先根据电路设计指标列出方程，从方程中计算尺寸并进行仿真。如果所得结果不符合要求，则需更改方程得到新的器件尺寸继续调试，不断重复直至符合电路要求。这一过程繁琐、冗长且难以保证结果，是模拟电路设计效率难以提高的主要原因。

目前，电路领域提高电路设计效率的方法主要是基于优化的方法。基于优化的方法是将电路性能指标作为优化的目标函数，利用函数优化的方法来完成电路设计。一般优化设计方法有两种，即基于方程的优化和基于仿真的优化。基于方程的优化中目标函数由解析公式计算而得，虽然优化速度快但精度低。基于仿真的优化中目标函数通过电路仿真获得，虽然精度高，但计算量大，优化速度慢。

如何获得精度与基于仿真方法相当的准确解，又使计算量不致过大，是近年来电路优化研究领域备受关注的课题。人们虽采用多种方法尝试，但最常见的是先构造电路性能指标的宏模型，再进行优化。宏模型的计算相当于一个解析式的计算，因此可较快完成，只要宏模型构造得当，精度可达到与仿真接近的程度。需要研究的主要问题是宏模型的形式，如简单多项式、统计回归、神经网络与模糊逻辑、SVM等，及宏模型的构造算法。

本文采取的方法是一种基于方程与误差增量模型的混合优化方法，可大幅减少仿真器的调用次数，降低计算成本，同时又具备与基于仿真方法几乎相同的精度。方法的主要思想是以基于方程的优化结果作为出发点，通过构造电路性能准确值与解析近似之间的差值增量模型，求解一系列误差不断减小的近似优化问题，通过迭代逐步获得问题的准确解；每一次迭代在上一次优化解附近构造新的差值增量模型再调用优化算法，相当于采用基于方程的方法求解，因此速度很快；电路仿真只在构建误差增量模型时需要，而一次迭代解附近的误差增量模型一般用二次多项式近似即可，因此所需仿真次数不多。整体上可达到既减少仿真次数，又不影响精度的目的。我们称这种方法为基于误差增量模型的优化方法。

1 基于误差增量模型的优化

电路性能指标的解析表达虽然存在误差，但大致反映了性能随设计变量的变化情况。将其准确值表达为：

f（x）=fa（x）+fd（x） （1）

其中，fa（x）是性能的近似解析表达，fd（x）=f（x）-fa（x）是误差增量。基于这一表达，本文提出的基于方程与基于仿真的混合优化方法如下：

（1）用基于方程的方法进行一次初始优化，即求解：

（2）

获得一个近似最优解x0作为初始点；

（2）在点xk附近构造电路性能准确值与解析近似之间的误差增量模型，包括目标函数：

（3）

与约束函数：

（4）

由于只需在一点附近的增量误差近似，因此通常用二次插值即可构造这一模型[4]。

（3）求出如下問题的最优解：

（5）

这一步的优化目标与约束函数均是解析计算，因此可以很快完成。

（4）重复步骤（2）、（3），直至该过程收敛。

这种混合优化方法的基本思想从基于方程的近似最优解出发，通过迭代逐步消除误差，与一般非线性问题的迭代求解类似。该方法的特点在于充分利用了电路的性能解析表达式。解析表达虽有误差，但包含了目标与约束函数的基本特性，反映了函数变化的总体趋势，降低了每次迭代时误差增量函数的复杂性，可用较简单的函数形式近似，也有利于设计者更好地理解优化过程。该方法既改善了电路性能解析表达式精度不高的问题，又可大幅减少仿真器调用次数，提高优化效率。

2 两级运放设计实例

以一个带米勒补偿的两级运放为例，说明利用该方法进行优化设计的过程。电路采用TSMC 0.35 μm工艺，其中CL=3 pF，VDD=2.5 V，VSS=-2.5 V，电路要求的性能指标见表3所列，考虑到的性能指标有功耗（Power），单位增益（Av），单位增益带宽（UGB），摆率（SR）以及相位裕度（PM）。CMOS两级运算放大器电路如图1所示。两级运放性能指标见表1。

图1 CMOS两级运算放大器电路

表1 两级运放性能指标

性能

指标 Av PM UGB Power SR Area

设计

要求 >70 dB >65° >10 MHz <0.5 mW >10 V/μs <1 000 μm2

对该电路，性能的近似表达式为[5-8]：

SR=I5/Cc

Power=（VDD-VSS）·（I5+I7+IBias）

AV=gM1·gM6/（（gds1+gds3）·（gds6+gds7）） （6）

Area=2·W1·L1+2·W3·L3+W5·L5+W6·L6+W7·L7+W8·L8

UGB=ωc/2π

PM=180°-tan-1（ωc/p1）-tan-1（ωc/p2）-tan-1（ωc/z1）

f3db=p1/2π

對该电路进行优化设计，采用Matlab工具箱中的约束优化工具fmincon，将功耗作为目标函数，表1中的其他性能指标作为约束条件，做基于方程的优化。为保证电路正常工作，需要对电路中的晶体管添加约束。对于NMOS管，有：

Vds≥Vgs-VT>0 （7）

对于PMOS管：

-Vds>VT-Vgs>0 （8）

除此之外晶体管需满足工艺库对器件尺寸的要求：

Wi≥1 μm， i=1，2，…，8

Wi≤195 μm， i=1，2，…，8

之后，利用误差增量模型进行优化设计，并以一次基于仿真的优化设计作为比较。基于方程的优化设计见表2所列，方程和误差增量模型的混合优化设计见表3所列，基于仿真的优化设计见表4所列。

表2 基于方程的优化设计

电路性能 参数 器件尺寸 参数（μm）

UGB 9.66 MHz W1 2.94

Power 0.40 mW W3 5.30

PM 63.32° W5 5.52

Av 72.58 dB W6 66.79

SR 10.00 V/μs W7 46.59

Area 146.40 μm2 W8 6.06

表3 方程和误差增量模型的混合优化设计

电路性能 参数 器件尺寸 参数（μm）

UGB 10.00 MHz W1 2.81

Power 0.43 mW W3 8.73

PM 65.00° W5 5.53

Av 72.89 dB W6 131.28

SR 10.00 V/μs W7 57.12

Area 223.10 μm2 W8 6.06

表4 基于仿真的优化设计

电路性能 参数 器件尺寸 参数（μm）

UGB 10.00 MHz W1 2.80

Power 0.44 mW W3 8.84

PM 65.00° W5 5.53

Av 72.89 dB W6 132.73

SR 10.00 V/μs W7 57.14

Area 224.78 μm2 W8 6.06

可见，利用基于仿真和方程的混合优化方法可以得到和完全基于仿真方法相近的结果。且通过表5可以看出，混合优化方法减少了仿真器的调用次数，提高了优化效率。

表5 混合设计和基于仿真设计的F-count比较

混合优化设计方法 基于仿真优化设计方法

F-count 136 335

3 结 语

本文提出了一种基于方程和误差增量模型的混合优化方法，即通过对性能误差建立二阶模型来建立新的性能方程。再采用Matlab的优化工具箱进行基于方程的优化。本文通过运算放大电路优化实例来验证该方法的有效性，且相较于基于仿真的优化方法减少了调用Hspice的次数，节约了时间。

参考文献

[1] B.Razavi. Design of analog CMOS integrated circuits[M]. McGraw-Hill Comp.， 2001.

[2]代扬.模拟集成电路自动化设计方法的研究[D].长沙：湖南大学，2004.

[3]陈晓.工作点驱动的模拟集成电路优化设计方法研究[D].杭州：杭州电子科技大学，2015.

[4] RM Biernacki，JW Bandler，J Song，et al. Efficient quadratic approximation for statistical design[J].IEEE Transactions On Circuits And Systems，1989，36（11）：1449-1454.

[5] Metha Jeeradit.Mixed Equation-Simulation Circuit Optimization[D].For The Degree Of Doctor Of Philosophy，2011.

[6] V Gewin. Space Mapping：The State of the Art[D]. IEEE Transactions On Microwave Theory And Techniques，2012，22（6）：639-651.

[7] F.Javid， et al. Analog circuits sizing using the fixed point iteration algorithm with transistor compact models[A]. Proc. IEEE Int.Conf.Mixed Design of Integrated Circuits and Systems，2012.

[8] Liyuan Wang，Yushun Guo. Large-Signal MOSFET Modeling by Means of Knowledge Based Fuzzy Logic System[C]. Proc. IEEE 9th International Conference on ASIC，2011.