IIR滤波器在芯片原子钟中的应用

阮恩梅 吴红卫 陈杰华 顾思洪

(中国科学院武汉物理与数学研究所,原子频标重点实验室,武汉430071)

IIR滤波器在芯片原子钟中的应用

阮恩梅 吴红卫 陈杰华 顾思洪

(中国科学院武汉物理与数学研究所,原子频标重点实验室,武汉430071)

芯片原子钟是具有小体积,低功耗特点的原子钟。本文采用了IIR滤波器方案对芯片原子钟物理系统输出信号进行处理,该方案有利于减小芯片原子钟的体积、提高芯片原子钟短期频率稳定度。实验结果表明,与FIR滤波方案相比,IIR滤波器使用的FPGA资源减小了约58%;与现有模拟滤波方案相比,使用IIR滤波器方案的芯片原子钟频率稳定度提高了1.4×10-10τ-1/2(τ=1s-100s),电路面积减小了10%。

IIR滤波器 芯片原子钟 数字滤波 级联型

1 引 言

相干布居囚禁(Coherent Population Trapping, CPT)原子钟是基于相干双色光与原子相互作用产生的量子干涉现象而实现的。将CPT原子钟与微机电系统工艺相结合进行微型化,可以得到手表尺寸大小,纽扣电池供电的芯片原子钟。芯片原子钟具有体积小,功耗低等特点,可以广泛运用到导航定位,通信等领域[1,2]。

图1是芯片原子钟的工作原理图。它采用垂直纵腔面发射激光器(Vertical Cavity Surface-Emitting Laser,VCSEL)作为光源,在 VCSEL的驱动电流上加入微波调制使其输出相干多色光。利用光电探测器探测光与原子相互作用的多普勒吸收谱线,通过相敏解调将激光频率锁定在多普勒吸收谱线最大吸收处对应的频率上。激光频率锁定后,连续扫描微波源的输出频率,得到CPT共振谱线,通过相敏解调将微波频率锁定在CPT共振谱线峰值对应的频率上,从而得到标准的输出频率。

芯片原子钟的频率锁定部分包括激光频率锁定环路以及微波频率锁定环路两部分。光电探测器探测到的光电流中包含了VCSEL电流调制频率、微波移频键控(Frequency Shift Keying,FSK)调制频率和噪声频率等信号,在对其中任意一路信号进行同步相敏解调时,都需要滤除其它频率信号的干扰。目前,已经有模拟滤波器、有限长单位冲击响应(Finite Impulse Response,FIR)滤波器等多种滤波方案应用到CPT原子钟和芯片原子钟上[3,4]。本文提出一种利用无限长单位冲击响应(Infinite Impulse Response,IIR)滤波器对光电探测器输出信号进行处理的方案,与传统的模拟滤波器方案相比,IIR滤波器在不增加额外资源的条件下易于得到更窄的带宽及更高的阻带衰减,有利于减小芯片原子钟的体积与功耗;与FIR滤波器方案相比,IIR滤波器具有阶数少,设计方便,节约储存资源等优点,更适合于芯片原子钟。

2 IIR滤波器的设计和实现

2.1 IIR滤波器的设计

IIR滤波器传递函数H(z)可以写成:

IIR滤波器在结构上分为非递归部分和递归部分[5],结构如图2所示。

IIR滤波器有多种实现结构,包括直接型,级联型,并联型等。级联型结构的IIR滤波器是将传递函数H(z)转换成二阶子系统的乘积形式[6],即

其中二阶子系统Hk(z)的传递函数形式为

对于级联型IIR滤波器,调整系数b0k,b1k,b2k和a1k,a2k可以单独调整滤波器的第k对零点和极点,而不影响其他的零点和极点,因而可以准确实现滤波器的零、极点,更好地提高滤波器频率响应性能;其次,级联型IIR滤波器所需要的存储单元较少,且可以将二阶子系统进行分时复用,从而大大地节省硬件资源[7]。本文采用级联型结构来实现 IIR滤波器。

以激光频率锁定环路为例,VCSEL的电流调制频率为4.88KHz,微波FSK调制频率为136Hz,在对激光频率锁定环路信号进行同步相敏解调前,需要滤除微波FSK调制信号及噪声信号,该环路使用的IIR滤波器设计参数为:采样率39 062.5Hz,中心频率4.88KHz,通带带宽160Hz,阻带衰减大于-30dB,通带纹波小于0.3dB。借用matlab软件中信号处理工具箱FDATool,可以得到公式(3)中的系数。

理论上,IIR滤波器设计的系数是用无限长系数表示的,但是在实现过程中,IIR滤波器系数必须以二进制补码的形式存放在在存储器中,因而需要将该IIR滤波器系数量化成有限位数[8]。在对系数量化的过程中,传递函数的零、极点有可能会偏离原来的位置,单位圆内的极点甚至有可能会移动到单位圆外,造成系统不稳定。在本方案中,级联型IIR滤波器系数采用20位定点数表示,后18位为小数位。系数量化后的IIR滤波器的幅频响应曲线如图3所示。

由图可知,光电探测器探测到的光电流信号中, 4.88KHz的频率信号可以通过,而136Hz的微波调制信号在滤波器中都得到一定程度的衰减,因此,该IIR滤波器满足了芯片原子钟的要求,实现了带通滤波器的功能。

2.2 IIR滤波器的FPGA实现

级联型IIR滤波器是将多个二阶子系统进行级联而实现的[9],其实现框图如图4所示。

其中Hk(z)表示第k级二阶子系统的传递函数,由图4可知,二阶子系统的FPGA实现是进行级联型IIR滤波器FPGA实现的关键。根据第k级二阶子系统的传递函数,可以得到其差分方程为

基于FPGA的二阶子系统实现框图如图5所示。由实现框图可知,在使能信号的上升沿到来时,将输入信号,输出信号的数据进行移位,得到差分方程中的Xk(n),Xk(n-1),Xk(n-2),Yk(n-1)以及Yk(n-2)等延时信号。在时钟信号的控制下,根据差分方程将延时信号与对应系数进行乘累加运算,得到的输出信号一部分送往移位寄存器,另一部分送往下一级二阶子系统作为输入信号。

根据滤波器的设计参数,IIR滤波器只需要6阶就可以实现。按照上述步骤将对应的3个二阶子系统进行级联,就可以完成级联型IIR滤波器的FPGA实现。

3 实验结果与分析

图6为相同滤波参数情况下,使用IIR滤波器方案与使用FIR滤波器方案的资源占用情况对比图。FIR滤波器方案使用了7032个逻辑单元和 3078个寄存器,而 IIR滤波器方案只使用2969个逻辑单元,1303个寄存器,与FIR滤波器方案相比,逻辑单元减少了57.8%,寄存器减少了57.6%。

本文采用IIR滤波器方案对光电探测器探测到的光电流信号进行滤波,实现激光频率锁定和微波频率锁定。与现有的模拟滤波器相比,采用IIR滤波器方案可以省去模拟滤波电路部分,从而可以进一步减小芯片原子钟的体积。当滤波参数改变时, IIR滤波器方案可以通过改变滤波系数从而更灵活的调整滤波参数。而模拟滤波器调整滤波参数的过程则复杂得多。在滤波效果方面的指标如图7所示,使用现有模拟滤波器方案的芯片原子钟短期频率稳定度约为2.8×10-10τ-1/2,使用IIR滤波器方案的短期频率稳定度约为1.4×10-10τ-1/2,短期频率稳定度性能比模拟滤波器提高了50%。

4 结束语

本文介绍了芯片原子钟中IIR滤波器的设计方法以及FPGA实现。研究结果表明,与现有技术方案相比,使用IIR滤波器的芯片原子钟短期频率稳定度性能提高了50%,同时相对于FIR滤波器, IIR滤波器占用的资源更少。本文提出的IIR滤波方案对提高芯片原子钟性能,减小芯片原子钟体积有着重要的意义。

[1] Kitching J,Knappe S,Hollberg L.AppL.Phys.Lett[M].2002,81:553～555.

[2] J Vanier.Atomic clocks based on coherent population trapping:a review[J].Applied Physics B-Lasers and Optics,2005,81(4):421～442.

[3] 吕利强,杜润昌,刘朝阳等.数字伺服实现相干布居囚禁原子频标的激光稳频[J].中国激光,2009,06: 1411～1415.

[4] 张振伟,张奕,顾思洪.一种用于CPT原子频标的高性能解调电路[J].宇航计测技术,2013,02:71～74.

[5] 王金明.数字系统设计与Verilog HDL[M].北京:电子工业出版社,2009.

[6] 程佩青.数字信号处理教程[M].北京:清华大学出版社,2007.

[7] 何宾.FPGA数字信号处理实现原理及方法[M].北京:清华大学出版社,2010.

[8] 张书召,彭杰.基于FPGA的IIR数字滤波器的设计与实现[J].工业控制计算机,2010,01:105～106.

[9] 焦明涛,华宇,欧阳迪宝等.一种IIR滤波器的FPGA设计与仿真[J].时间频率学报,2012,03: 156～162,192.

Application of IIR Filter in Chip-scale Atomic Clock

RUAN En-mei WU Hong-wei CHEN Jie-hua GU Si-hong
(Key Laboratory of Atomic Frequency Standards,Wuhan Institute of Physics and Mathematics,Chinese Academy of Sciences,Wuhan,Hubei 430071,China)

Chip-scale atomic clock(CSAC)is a type of miniaturized coherent population trapping (CPT)atomic clock with small scale and low-power.In this paper,we adopted the design of IIR filter to deal with output signal of CSAC.The design can help reduce the volume and improve short-term frequency stability of CSAC.The experimental result shows that resources IIR filter occupied is reduced by nearly 58%while compared with FIR filter.Besides,the short-term frequency stability of CSAC is improved by 1.4×10-10τ-1/2(τ=1-100s)and the circuit size is reduced by 10%when compared with analog filter.

IIR filter Chip-scale atomic clock Digital filter Cascaded

1000-7202(2017)01-0035-04

TN713+.7

A

国家自然科学基金(11304362,11604371).

2016-11-11,

2017-01-10

阮恩梅(1992-),女,硕士在读,主要研究方向:芯片原子钟数字电路优化技术。