功率器件用150mm高性能硅外延材料的工艺研究

翟玥

摘 要：相比硅单晶衬底，硅外延材料电参数均匀性更好，结晶质量更理想，现已成为制备功率器件的关键基础材料。当前半导体行业的迅猛发展，研发工作频率更高的功率器件的迫切性愈加突出，其关键点是进一步提升器件耐压的基础上，能够减小正向导通电压和发热功耗。文章以150mm的大尺寸硅抛光片为衬底，生长高均匀性外延层，结合傅里叶变换红外线光谱分析（FT-IR）、电容-电压测试（C-V）等测试设备对外延电学参数进行了分析。通过对外延炉的流场、热场与厚度、电阻率均匀性相互作用规律进行了研究，制备出高均匀性的外延层。研究表明外延层厚度不均匀性随着两侧通入气流量的增加呈现先减小后增大的趋势，最佳状态下厚度不均匀性可以小于1%，外延层电阻率不均匀性随着基座径向温度梯度的减少而降低，最佳状态下可以获得小于1%的不均匀性。

关键词：外延层；功率器件；厚度；电阻率；均匀性

引言

硅外延材料是制備VDMOS器件的关键基础材料。目前国内主流功率VDMOS管均将6英寸硅外延片作为首选材料。但随着衬底尺寸的增长，外延厚度及电阻率均匀性受多种因素影响而难以控制，造成国内外延材料普遍质量较差，不均匀性普遍小于2%，无法与国外同类产品相比。由于功率VDMOS管一个单管包含有几百到几千个元胞，其表面积较大，由于厚度均匀性和电阻率均匀性与器件的耐压值和导通电阻的稳定性密切相关，所以对均匀性有着更为苛刻的要求，普遍要求不均匀性小于1%。由于厚度和电阻率均匀性差而导致的器件低击穿和导通电阻偏大是VDMOS失效的主要原因之一，是影响器件成品率和可靠性的关键因素。目前国内硅外延产品性能与国外均匀性控制差距较大的现状，致使高性能VDMOS器件急需的硅外延片长期依赖国外进口，面临严格的技术封锁，因此自主开发高性能的6英寸硅外延片迫在眉睫，意义重大。

1 实验

1.1 实验设备

实验中硅外延层的沉积设备为LPE公司的3061D平板式的外延生长反应炉，基本结构如图1所示，包括晶盒片架放置区、机械手传递窗、外延生长腔体（石墨基座、石英热壁和钟罩）以及尾气系统装置。该外延炉依靠高频感应线圈实现加热，是目前业界普遍采用的硅外延多片生产设备，实验采用的高纯单圈平板式石墨基座，每炉可放置8片150mm硅衬底片。

1.2 生长原料及外延制备

使用的衬底材料为直径（150±0.2）mm硅单晶抛光片，厚度为（625±25）μm，电阻率为（0.01～0.02）？赘·cm，导电类型为N型，衬底背面包覆有（5000±500）的SiO2背封层。所制外延层的导电类型为N型，厚度为（56±1%） μm，电阻率为（13.3±1%）？赘·cm，片内不均匀性要求？芨1%，片间不均匀性要求？芨1%，外延表面质量要求无滑移线、雾等缺陷。

实验是在常压外延炉内进行的，SiHCl3作为硅外延生长原料，纯度为4N，常温下为液态。H2既是参与反应的气体，还起到了携带SiHCl3气体的作用，纯化后纯度为7N。采用H2鼓泡的形式将液态SiHCl3转化为气态引入反应室。磷烷气体纯度为50ppm，作为外延生长的主动掺杂源，用于准确控制外延层的掺杂浓度，达到目标需求。

作为主工艺气体的氢气的流量范围设定在（150～300）slm进行实验，工艺温度设定为1000℃以上。衬底片放入基座前，先对基座进行高温HCl腐蚀包硅处理，温度比正常外延生长温度高80℃，包硅工艺是淀积一层较薄的无掺杂多晶硅，其厚度要能起到裹覆基座表面杂质的作用，但不能太厚以造成后续外延片背面吸附硅渣而影响光刻质量。其次，在外延层生长前先对硅衬底抛光片进行3min的高温HCl腐蚀，腐蚀掉硅片表面0.2μm，可以有效去除衬底沾污和自然氧化层，同时对提高晶体生长质量，减少微缺陷的发生概率有很大帮助。后续进行二步外延生长，第一步生长厚度为3μm的本征层，之后采用大流量的主氢气吹扫一段时间，接着再按掺杂外延层的目标需求进行生长，设定反应时间到达参数目标规定的厚度时就停止生长，通过降温10min到达300℃以下后，机械手自动进行下片，通过传递窗放入晶片盒架，随后进行电参数检测。

1.3 材料性能表征

外延层的性能主要通过厚度、电阻率进行评价。其中外延层的厚度及其不均匀性由美国Thermo公司的Nicolet 6700型傅里叶变换红外光谱仪分析。外延层电阻率及其不均匀性由匈牙利Semilab公司的SSM495型半导体测试系统分析。最后外延材料提供给器件厂商投片试制，验证击穿电压、正向导通电阻、可靠性等能否满足要求。

外延层电参数测试过程中采用5点测试法。即选择硅片的中心点及4个距边缘10mm的位置作为测试位置。本文中不均匀性STD（%）的定义为（Thkmax-Thkmin）/（Thkmax+Thkmin）*100%，其中Thkmax和Thkmin代表测试数据中的最大值和最小值。

2 结果与讨论

2.1 厚度均匀性控制

首先对外延厚度均匀性与流场分布的关系进行研究。外延炉内的流场分布往往限定了气体分压及携带量，进而影响了生长速率及其厚度均匀性。根据图1所示的平板式外延炉的模型流场结构，反应气体从钟罩一行的三个前方进气口通入，气体流动方向平行于基座平面，高温下在硅片表面生长外延层，反应生成的尾气从钟罩后部排出腔室。石墨基座的旋转速度设定为4r/min。每个进气口处安装最大量程为300slm的高精度气体质量流量计，分辨率可达0.01slm。

实验中通过调节总工艺气流在三个进气口的分配量，研究对生长速率和片内厚度均匀性的影响。中间进气口的流量对外延厚度的影响最大，通过气流旋钮改变其进气流量后，左右两侧的气流量自动变化为（总进气流量-中间进气口流量）/2。开始时腔体内先只放单片进行实验，调控单片的片内均匀性，外延层生长时间恒定，总工艺气流的流量设定为150slm，分别将中间进气口的流量设定为90、95、100、105和110slm进行了实验。

由于H2流量影響SiHCl3气体在反应室内的携带量和分压，从而影响了生长速率。以硅片的主参考面方向边缘10mm位置处设为测试上点，测试结果表明中间进气口通入量对厚度均匀性起重要的作用，随着中间进气口流量的持续增加，片内上点厚度持续增加，其余各点厚度持续下降，而厚度不均匀性呈现先减小后增大的趋势。当流量为95slm时得到的片内厚度不均匀性满足小于1%的要求，是最为优化的流场条件，从该条件下得到的炉内8片测试片厚度分布结果来看，各片的片内厚度的不均匀性均<1%，整炉厚度均值最大偏差小于0.1μm，体现了厚度参数良好的一致性。

2.2 电阻率均匀性控制

外延电阻率的分布主要与工艺温度和非主动掺杂效应密切相关。生长温度与掺杂剂的掺入效率直接有关，进而影响着外延层电阻率以及均匀性。根据平板外延炉的热场结构特点，石墨基座下方分布着五条均匀排列的加热螺旋线圈，线圈底端设有高度调节杆，精确控制线圈与基座的间距。外延炉内还安装有测温探头，可沿基座的径向运动来测量温场分布，测温分辨率为1℃。实验通过调节各线圈与基座的距离后，可以实时获取此时基座的径向温度分布，进而实现对外延炉腔体内热场的调节。

根据线圈与测试片的对应位置，沿基座径向从外至内设置了1#-10#测温点，彼此间隔20mm，可以较为准确的表征外延腔体内的热场分布。实验主要研究了三种基座径向温度分布以及随之得到的片内电阻率的均匀性测试结果，分别如图2和表1所示。硅外延片的电阻率参数的测试过程中同样采用与厚度测试位置相同的五点测试法，上下左右四点距硅片边缘为10mm。

结果表明，当1#～10#测试点的温度最大偏差为25℃、20℃、10℃，呈逐渐减小的趋势时，采用基座径向温度更趋均匀的分布时，对片内电阻率均匀性的改善效果最好。当温度偏差为10℃时，电阻率不均匀性可以小于2%，而当10个测试点的温度偏差较大时，电阻率不均匀性呈逐渐增大趋势。此外，从实验结果还发现热场均匀性较好时，片内不均匀性满足<1.0%，进而在满布生产后为得到的炉内各片的电阻率分布。结果表明，各片电阻率的不均匀性均<1.0%，电阻率均值最大偏差<0.1Ω·cm，呈现了外延参数良好的一致性，保证了成品率和一致性。

3 结束语

本文研究了150mm功率MOS器件用外延层的厚度、电阻率均匀性与外延生长时的流场和热场的作用规律。针对厚层高阻外延层的参数特点，首先研究了气流量的分布与厚度均匀性的关系，研究发现片内平边上点位置的厚度随两侧气流量的升高而升高，而片内中间及下点厚度随气流量的升高而减低。这种现象导致厚度不均匀性随气流量的升高而呈现出先减小后增加的趋势，因此最为优化的流场实现了对于外延层厚度不均匀性小于1%的目标。最后研究了基座温度的分布与电阻率均匀性的对应关系，片内电阻率测试值随对应位置的温度降低而降低，随对应位置的温度增加而增加，从而实现了外延层电阻率不均匀性小于1%的目标。

参考文献

[1]Habuka H， Aoyama Y， Akiyama S， et al. Chemical process of silicon epitaxial growth in a SiHCl3-H2 system[J].Journal of Crystal Growth，1999，207：77-86.

[2]Shinriki M， Keith C， Hasaka S， et al. Gas phase particle formation and elimination on Si （100） in low temperature reduced pressure chemical vapor deposition silicon-based epitaxial layers[J]. Thin Solid Films，2012，520：3190-3194.

[3]Bouangeune D， Choi S， Cho D， et al. Effects of Electrostatic Discharge Stress on Current Voltage and Reverse Recovery Time of Fast Power Diode[J].Journal of Semiconductor Technology and Science，2014，14（4）：495-502.

[4]Khorasani.A E， Alford T L， Schroder D K. Modified Pulsed MOS Capacitor for Characterization of Ultraclean Thin Silicon Epitaxial Layers[J].IEEE Transactions on Electron Devices，2013，60（8）：2592-2597.

[5]Jia Y P， Zhao B， Yang F， et al. Effect of combined platinum and electron on the temperature dependence of forward voltage in fast recovery diode[J].Chinese Physics B，2015，24（12）：431-434.

[6]Liu Y Y， Bao H L， Gao W Y， et al. A Novel Fast Recovery Diode with Lower Emitter Efficiency[J]. Applied Mechanics and Materials，2013，433：2222-2226.

[7]Ni H， Lu S， Chen C. Modeling and simulation of silicon epitaxial growth in Siemens CVD reactor[J].Journal of Crystal Growth，2014，40

4：89-99.

[8]Matsudai T， Ogura T， Ohino Y， et al. 1200 V Schottky controlled injection diode： An advanced anode concept for low injection efficiency[J].Japanese Journal of Applied Physics，2014，53（4S）：04EP11.