Xilinx、ARM、Cadence携手台积公司共同构建首款采用7纳米工艺的CCIX测试芯片

Xilinx、ARM、Cadence携手台积公司共同构建首款采用7纳米工艺的CCIX测试芯片

赛灵思、ARM、Cadence和台积公司宣布一项合作，将共同构建首款基于台积7纳米FinFET工艺的支持芯片间缓存一致性(CCIX)的加速器测试芯片，并计划在2018年交付。这一测试芯片旨在从硅芯片层面证明CCIX能够支持多核高性能ARM CPU和FPGA加速器实现一致性互联。

出于功耗及空间方面的考虑，在数据中心内对应用进行加速的需求日益增长，诸如大数据分析、搜索、机器学习、4G/5G无线、内存内数据处理、视频分析及网络处理等应用，都已受益于可在多个系统部件中无缝移动数据的加速器引擎。CCIX将支持部件在无需复杂编程环境的情况下，获取并处理位于任何地方的数据。

CCIX将利用现有的服务器互连基础架构，实现对共享内存更高带宽、更低延迟和缓存一致性的访问。这将大幅提升加速器的可用性以及数据中心平台的整体性能和效率，降低进入现有服务器系统的壁垒，并改善加速系统的总拥有成本(TCO)。

这款采用台积7纳米工艺的测试芯片将以ARM最新的DynamIQ CPU为基础，并采用CMN-600互联片上总线和其他基础IP。为了验证完整的子系统，Cadence提供了关键I/O和内存子系统，其中包括了CCIX IP解决方案(控制器和PHY)、PCI Express 4.0/3.0(PCIe 4/3)IP解决方案(控制器和PHY)、DDR4 PHY、外设IP(例如I2C、SPI和QSPI)以及相关的IP驱动程序。 Cadence的验证和实施工具将被用于构建该测试芯片。测试芯片可通过CCIX片到片互联一致性协议(CCIX chip-to-chip coherent interconnect protocol)实现与赛灵思16纳米Virtex UltraScale+ FPGAs的连接。