一种信令网关系统的设计与实现方法

毛少帅，黄 海，况 鹏，王 伟

（国家数字交换系统工程技术研究中心 河南 郑州450000）

一种信令网关系统的设计与实现方法

毛少帅，黄 海，况 鹏，王 伟

（国家数字交换系统工程技术研究中心 河南 郑州450000）

为了实现提高信令网关处理能力的需求，提出了一种基于MPC8306的信令网关系统的设计方案，并完成系统的软硬件设计。该系统的硬件部分主要由主处理器单元、数字交换网络、逻辑处理单元、接入处理单元四部分组成，软件部分基于Linux操作系统进行开发编程，能够实现对E1信号的时隙交换和IP域转换功能。实际应用表明，该系统具有操作简便、适用多种平台需求、处理效果良好等特点，达到了设计要求。

信令网关；交换网络；MPC8306；Linux操作系统

IP网络因其接入简单、开放性等特点在全球范围内获得了快速发展，而以电路交换为基础、电话业务为主体的PSTN网络正在向下一代网络进行迁移[1]。下一代网络的信令及媒体业务流在无连接的IP网络上传输，而PSTN网络则是在基于TDM的物理时隙通道上承载[2]。信令网关是连接PSTN网与IP网的互联互通设备，用于提供信令映射和代码转换功能，将电路交换的信令流分组化并在IP网络上传输，也可以反过来在IP网络去往PSTN的方向上执行信令的转换功能。信令网关在PSTN侧采用E1/T1等电路接口，IP网侧采用以太网等分组接口，信令网关的作用随着软交换的深入发展而不断改进[3]。

目前，网关系统通常采用一体化设计思路，将信号接入、信令网关、媒体网关集为一体，实现媒体网关和信令网关的功能。这种网关系统通常规模较大，需要在特定环境下适用，因此，能够满足大型网关系统的设计需求，但是在接入规模小，灵活性要求高的环境下，该网关系统的弊端便显现出来[4]。为了达到灵活高效的目的，提出并设计了一种高集成、灵活的小型信令网关系统，支持基于时域的数字交换网络功能，同时提高系统的信令处理能力。

1 系统设计

该信令网关系统设计结构图如图1所示，信令信号通过E1接口接入，经过初步电路处理后，将稳定的信令消息传输到PM4354，完成信令的成帧/解帧功能，将2M信令合成为8M的串行通信总线（serial telecom bus，ST-BUS），交付给数字交换网络，完成256*256的时分交换功能，处理后的信令数据通过HDLC链路接入主处理器MPC8306，完成由时域到IP域的数据转换；最终，将信令消息封装为以太网数据帧，通过业务网口输出。

图1 系统结构图

2 系统硬件设计

2.1 E1接入处理单元

E1接口的实现，需要一片PM4354 COMETTM-QUAD进行E1映射，该芯片具有以下特点：

1）集成4个E1/T1成帧器和线路接口；

2）每一路均可通过软件的选择工作方式：E1、T1；

3）提供可数字编程的脉冲模板和线路匹配；

4）提供时钟恢复、接收均衡和线路性能监控功能；

5）提供HDB3和AMI线路的编码和解码方法[5]。

本单元中PM4354可完成对128个时隙的端口交换，实现E1的线路匹配/码型转换、成帧/解帧功能，并且提供E1线路的时钟恢复功能。最终将4条2M的E1信号转换为1条8M的Telecom链路信号，交付到数字交换网络进行下一步处理。

2.2 数字交换网络

数字交换网络采用Altera公司的Cyclone V系列FPGA实现，该芯片的开发采用TSMC的28-nm低功耗（28LP）工艺，能够满低功耗、低成本应用的需求[6]。Cyclone V FPGA提供功耗最低的串行收发器，每个通道在5 Gbps时功耗只有88-mW，处理性能高达4000MIPS，而功耗低于1.8 W。此外，该系列集成了丰富的硬核知识产权模块，能够支持400 MHz DDR3和PCI Express Gen2硬核IP模块的多功能硬核存储器控制器，可有效降低系统成本和功耗，缩短设计时间，突出产品优势[7]。

电路交换可分为时分交换、空分交换和混合模式[8]。本单元采用时分交换方式，它把时间划分为若干互不重叠的时隙，由不同的时隙建立不同的子信道，通过时隙交换网络完成话音的时隙搬移，从而实现入线和出线间话音交换的一种交换方式[9]。目前专用的时隙交换网络专用芯片种类繁多，但是该类芯片的交换网络容量相对固定，不利于扩展[10]，因此，本模块利用FPGA的灵活性，提出了一种容量可扩展的256*256的数字交换网络，以满足系统设计需求。

本单元采用模块化设计，整个单元分为3个模块：控制模块、交换模块、接口模块，其中业务模块数量可以根据实际需要进行配置。控制模块提供对交换网络的初始配置信息，并下发时隙交换的控制命令。交换模块是本单元的核心，提供256*256的交换容量，其输入信号为8 M带宽。业务模块主要提供业务接口信号转换功能，由于E1信号的带宽为2 M，因此在接入交换模块之前需要经过2 M到8 M的转换。系统原理框图如图2所示。

图2 数字交换网络实现原理

每条E1信号包含32个时隙，4条E1接口合成一条8 M的ST-BUS，因此每条ST-BUS中包含128个时隙；主处理器MPC8306可提供两条HDLC链路，共64个时隙，合成一条ST-BUS。因此，交换模块最少需要实现2条ST-BUS之间的任意交换，由此可以得出交换模块的最小交换空间为256*256。

2.3 主控单元

主控单元采用 Freescale的 PowerPC嵌入式处理器MPC8306，该处理器内核是一种基于RISC（精简指令集计算）结构的微处理器，因此代码执行效率高[11]。另一方面，PowerPC嵌入式处理器并不仅仅是普通意义上的CPU，而是一种融合了多种接口和功能的集成微处理器，并且它本身是一种可扩展的体系结构，因此可适用于从低成本嵌入式解决方案到高性能的计算设备[12]。该芯片具有以下性能特点：

1）运行频率高达266 MHz的e300内核；

2）单RISC QUICC Engine通信模块；

3）16位DDR2内存控制器，运行频率高达266 MHz；

4）外设接口，如16位/66 MHz本地总线接口、USB2.0（高速）、x4CAN、x4UART、增强型SDHC控制器、支持3个快速以太网、2个HDLC端口、IEEE1588的5个统一通信协议[13]。

MPC8306可实现对整个系统的控制，其控制信号通过CPLD扇出后，再连接至各个具体外围设备；总线经过解复用后，由于外挂设备较多，因此将Local Bus分解为两套总线，分别对不用外设进行访问；其内存运行空间为128 M，能够满足CPU的内存需求。

2.4 逻辑处理单元

逻辑处理单元采用Altera公司的MAX V系列CPLD实现，该芯片具有以下特点：

1）延长了电池使用寿命，静态功耗低至45 μW；

2）只需要一路供电电压（Vcc-core），同时也降低了材料表（BOM）成本；

3）采用成熟的低成本晶片制造工艺，MAX V CPLD利用了成熟的体系结构，同时实现了可靠的功能；

4）数字PLL（DPLL），灵活的实现了需要频率相乘或者移相的设计；

5）用户闪存和嵌入式闪存，为关键系统信息提供非易失存储器[14]。

本单元主要实现如下功能：

Local Bus解复用模块，由于MPC8306的数据线和地址线的低16位复用，因此，需要设计解复用模块，协助主处理器对外设的访问；总线测试模块，在总线模式设置过程中，验证总线访问方式的正确性；看门狗定时器，在系统软件发生故障时，可有效将主处理器复位，防止系统陷入死锁状态；分配地址空间，针对不同的外设分配不同的访问空间，确保系统能够正常有序运行；控制信号扇出，由于主处理器访问外设过多，为防止其驱动能力降低，并且减少PCB布线时分支太多而造成的不必要干扰，因此，在CPLD中将控制信号分解，提高抗干扰能力。

图3 MPC8306结构框图

3 系统软件设计

软件平台采用Linux实时操作系统，具有很好的可移植性，可以用于绝大多数的微处理器[15]。应用时将其编译成一个库，与应用程序链接，生成的目标代码存于Program Flash中。其程序流程图如图4所示。

图4 程序流程图

4 系统测试

系统上电后，从CPLD中读取复位源配置字CFG_RESET_ SOURCE［0:3］，根据配置内容从Boot Flash中读取 64字节配置字[16]，设置复位配置字寄存器RCWLR、RCWHR；读取Boot Flash中的引导程序，然后依次加载Program Flash中操作系统、外围设备驱动程序，全部完成后，系统处于正常运行状态。

首先进行自环测试，将0、1路E1互相回环，2、3路E1互相回环，加载测试程序[17]，通过串口在PC端查看信号发送接收状态，若均显示成功，则表明自环成功。

其次，将外部E1信号依次通过0、1、2、3路接口接入本系统中，通过串口在PC端查看信号发送接受状态，若均显示成功，则表明本系统能够满足试验需求。

5 结 论

该信令网关系统采用成本低廉的主处理器MPC8306和FPGA作为硬件平台[18]，采用基于Linux的操作系统进行软件开发，具有开发方便、可移植性强、性能高效等优点。通过试验表明，本系统在实际应用中能够满足多种平台需求，信令处理能力显著提高，取得了很好的应用效果。

[1]姜先贵，符刚，马瑞涛，等.PSTN长途话务向IMS迁移问题研究[J].电信技术，2015，15（1）:79-80.

[2]薛烨.PSTN网络演进分析[J].中国电子商务，2014，10（5）: 22-25.

[3]吴群，孙昕.TETRA数字集群信令网关的研究与实现[J].计算机技术与发展，2014，5（6）:32-34.

[4]王瑾.软交换架构下语音交换网络的规划设计与分析[D].山东:山东大学，2014.

[5]PMC-sierra.PM4354 COMETTM-QUAD Four Channel Combined E1/T1/J1 Transceiver Framer[M].2008.

[6]Altera.Cyclone V Device Overview[M].2015.

[7]Altera.Cyclone V Hard Processor System Technical Reference Manual[M].2014.

[8]吴洪坤，付小娟.基于FPGA进行时隙交换网络设计[J].经验与交流，2010，15（5）:26-28.

[9]叶敏.程控数字交换与交换网[M].北京:北京邮电大学出版社，2003.

[10]何赞园，王凯，吉立新，等.电路交换域数据采集系统的FPGA设计[J].电讯技术，2014，54（11）:1554-1559.

[11]Freescale.MPC8306 Power QUICC II Pro Integrated Communications Processor Family Hardware Specifications（REV 3）[M].2014，12.

[12]Freescale.MPC8306 and MPC8306S Power QUICC II Pro Processors[M].2013.

[13]Freescale.飞思卡尔成为敏感的网络和工业应用退出新处理器[J].电子产品世界，2010，16（3）:44-46.

[14]Altera.MAX V Device Handbook[M].2011，5.

[15]孙振华，高传发，任华锋，等.基于 MPC8306处理器的触摸屏驱动优化设计[J].信息技术，2012，6（7）:21-23.

[16]袁江伟，石祥建.一种适用于变频器低电压穿越电源的三重Boost电路仿真及实验分析[J].供用电，2016（3）：68-75.

[17]刘一田,孔震,李萌.Web应用中故障检测机制的研究与改进[J].陕西电力，2012（11）：66-69.

[18]李军浩，胡泉伟，吴磊，等.极化/去极化电流测试技术的仿真研究[J].陕西电力，2011（4）：1-5.

Design and implementation method of a signaling gateway system

MAO Shao-shuai，HUANG Hai，KUANG Peng，WANG Wei
（National Digital Switching System Engineering Technology Research Center，Zhengzhou 450000，China）

In order to improve the processing capacity of the signaling gateway，a design scheme of the signaling gateway system based on MPC8306 is proposed，and the software and hardware design of the system is completed.The system hardware is composed of four parts，the main processor unit，the digital switching network，the logic processing unit，and the access processing unit.The software part is based on the Linux operating system to develop the programming，which can realize the time slot exchange and IP domain switching function of the E1 signal.The practical application shows that the system hastheadvantagesofsimpleoperation，suitableformanykindsofplatform requirements，goodtreatmenteffectand soon.

signaling gateway；switching network；MPC8306；Linux operating system

TN02

A

1674－6236（2016）24-0180-03

2015-12-09 稿件编号：201512107

毛少帅（1989—），男，河南洛阳人，硕士。研究方向：通信电子系统。