基于0.13 μm CMOS 工艺的功率放大器设计

张　博, 原亚运, 贺　刚

(西安邮电大学 电子工程学院 ，陕西 西安 710121)



基于0.13 μm CMOS 工艺的功率放大器设计

张博, 原亚运, 贺刚

(西安邮电大学 电子工程学院 ，陕西 西安 710121)

基于0.13μmCMOS工艺，设计13～15GHz带有分布式有源变压器的集成功率放大器。利用分布式有源变压器功率合成的特点，将其作为负载去匹配功放单元，采用共源共栅级与共源级级联的功放单元结构来提高功放单元的增益和输出功率；采用浮栅结构来减小分布式有源变压器和片上巴伦的插入损耗；功分器采用带栅格参考地的结构提高电路的性能。仿真结果表明，在13～15GHz频段，该功放的饱和输出功率为20dBm，功率附加效率为10%，功率增益为12.5dB，输出功率和功率增益有所提高，减小了插入损耗。

互补金属氧化物半导体；分布式有源变压器；浮栅；功率放大器

在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)集成电路技术中，高增益和高输出功率的功率放大器尤为重要[1]。当频率上升到毫米波的时候，功率放大器的设计难度相应加大。为了改善功率放大器的性能，GaAs、Inp HEMT和SiGe BiCMOS等化合物半导体工艺被应用在制造高性能功率放大器上[2]，但CMOS相对于化合物半导体工艺具有低成本和高集成度的优点，持续促进着CMOS功率放大器的研究。

在功率合成放大器的设计中，晶体管的击穿电压低和片上阻抗传输的损耗高是至关重要的问题之一[3-4]，其中损耗直接影响着功率放大器输出功率的大小。 虽然，片上1∶N变压器或者LC谐振匹配网络可以被用于阻抗传输，但是由于介质的低电阻率和金属的高损耗的原因，导致这些阻抗传输器件在CMOS工艺中产生很大的损耗。

本文将尝试利用0.13 μm CMOS工艺设计13～15 GHz分布式有源变压器(Distributed Active Transformer，DAT)的功率放大器，以期提高功放的输出功率和增益，减小插入损耗。

1　CMOS DAT功率放大器整体设计

为了实现高功率输出和高增益的功率放大器，需要通过多级功放单元进行功率合成,从而提高功放性能。利用分布式有源变压器(Distributed Active Transformer，DAT)进行4路功放单元的阻抗传输和功率合成。CMOS DAT功率放大器的整体电路[5]包括功放单元、片上巴伦、DAT和功分器，结构如图1所示。1个功分器和2个片上巴伦级联起来同时驱动4个功放单元，然后再通过DAT和片上巴伦的级联将4个功放单的功率合成进行输出。

当工作频率上升到15 GHz的时候，功分器、片上巴伦和DAT都会有插入损耗，而且也会降低CMOS DAT功率放大器的性能。下面分别对功放单元、DAT、片上巴伦和功分器进行设计。

1.1功放单元

在功放单元的设计中，共源结构作为功率输出级被用来获得最大功率输出，共源共栅级作为驱动级被用来提高增益[6]。同时，利用增益增强技术[7]进行增益弥补。功放单元的原理如图2所示。

图2　功放单元的原理

1.2片上巴伦

片上巴伦采用宽边线耦合的形式来提高自身耦合效应。由于片上巴伦的插入损耗来源于导体和介质，其中介质损耗是由电磁场产生的涡轮电流导致， 故功率合成中需减小片上巴伦的损耗。通过使用浮栅结构[8]，既可以有效地的减小片上巴伦的损耗，也可以减小介质中的电流，隔离度和高频性能也会进一步增提升。图3为普通片上巴伦和带浮栅片上巴伦的3D示意图。

图3　片上巴伦3D示意图

采用电磁仿真软件(Advanced Design System，ADS)分别对普通片上巴伦和带浮栅片上巴伦进行电磁仿真，散射参数S仿真结果如图4所示。在13～15 GHz应用频段内，带浮栅片上巴伦的S(2,1)比普通巴伦的S(2,1)大1 dB左右(差损小1 dB左右)，并且在-10 dB以下，带浮栅巴伦的S(1,1)比普通巴伦的S(1,1)频带宽2 GHz。因此，带浮栅的片上巴伦相比普通片上巴伦有更小的差损，而且也有更宽的带宽。

图4　普通和带浮栅片上巴伦S参数仿真结果对比

1.3分布式有源变压器

传统变压器耦合放大器能够有效合成两路功放单元来实现功率合成功能[9]，而分布式有源变压器(DAT)比传统变压器耦合的方式更加适合于多路功放单元的功率合成[10]。对于N路功放单元合成电路，DAT不仅可以合成每个功放单元的射频输出功率，而且同时进行1：N阻抗变换，对于低阻抗系统来说，这样能够简化匹配网络，减少每一路功放单元的输出匹配电路，提高整体电路的紧凑性。

DAT的3D示意图如图5所示。在每个变压器的输入端并入电容。由于每一对输入信号均为差分输入，等效于在输入结构的输入端并入接地电容。引入合理的电容与寄生电感谐振，在不影响变压器合成效果的基础上有效地降低了合成插损，同时还有效地减小了合成变压器的面积。DAT采用两路差分信号输入，一路差分信号输出的合成方式，使用差分信号合成的方式能够有效地抑制电路中信号的噪声[11]。同时，应用浮栅技术在DAT上，使DAT具有结构简单、紧凑的优点。

图5　带浮栅DAT的3D示意图

通过ADS软件电磁仿真，图6给出了带浮栅 DAT的S参数仿真结果，在13～15 GHz应用频段内功率合成的插损只有0.8 dB，而且在应用频段内输出端口的反射小于 -10 dB。

图6　带浮栅DAT的S参数仿真结果

1.4功分器

功分器采用如图7(b)所示的带栅格参考地的结构。这种结构既适合片上电路设计的要求，同时又能提高电路的性能[12-13]。

图7　功分器3D示意图

通过ADS分别对普通功分器和带栅格地功分器进行电磁仿真，S参数仿真结果如图8所示。可以看出采用栅格地功分器的插损只有0.5 dB，比普通功分器的差损要小0.2 dB。

图8　普通和带栅格地功分器的S参数仿真结果

2　仿真结果

采用0.13 μm CMOS工艺，CMOS DAT功率放大器芯片的CMOS版图如图9所示。在ADS中进行CMOS DAT功率放大器的电磁仿真，S参数仿真结果、输出功率(Pout)和功率附加效率(PAE)分别如图10和图11所示。

图9　CMOS DAT功率放大器的版图

图10　S参数仿真结果

由图10 CMOS DAT功率放大器的S参数仿真结果可以知道，CMOS DAT功率放大器的功率增益S(2,1)为12.5 dB±1 dB，反射系数S(1,1)小于-10 dB。

图11　输出功率和功率附加效率仿真结果

由图11可知，所设计的CMOS DAT功率放大器的输出饱和功率接近为20 dBm，此时功率附加效率为10%。

由仿真结果可以看出，CMOS DAT功率放大器提高了DAT功放的增益和输出功率； CMOS DAT功率放大器的饱和功率可以达到20 dBm，功率增益为12.5 dB。

对比文献[14]和文献[15]功率放大器和本文功放的关键参数，结果如表1所示。可以看出，本设计的增益为12.5 dB，饱和输出功率达到20 dBm，而且PAE也达到10%，功率放大器的性能指标得到了提高。

表1　CMOS功率放大器对比

3　结语

基于0.13 μm CMOS工艺的13～15 GHz分布式有源变压器的功率放大器，通过优化整体功放内部模块电路，共源共栅级与共源级级联的功放单元有效提高了功放单元的增益和输出功率，并且采用浮栅和带栅格地的电路技术减小了CMOS DAT功率放大器中片上巴伦、分布式有源变压器和功分器的插入损耗。仿真结果表明，该功放的饱和输出功率可以达到20 dBm，功率附加效率为10%，在13～15 GHz频段功率增益为12.5 dB，减小了插入损耗，有效地提高了CMOS DAT功率放大器的整体性能。

[1]郭超, 张文俊, 余志平. 60GHz 11dBm CMOS功率放大器设计[J]. 半导体技术, 2009, 34(12):1231-1234.

[2]阴亚芳, 张虹, 张博,等. 基于GaAs电感模型的微波功率放大器[J]. 西安邮电大学学报, 2014, 19(2):94-97.DOI:10.13682/j.issn.2095-6533.2014.02.018.

[3]韦小刚, 吴明赞, 李竹. 提高共源共栅CMOS功率放大器效率的方法[J]. 电子器件, 2011, 34(2):184-186.

[4]CHANG J N, LIN Y S. A high-performance CMOS power amplifier for 60 GHz short-range communication systems[J]. Microwave & Optical Technology Letters, 2013, 55(5):1155-1160.

[5]JEN Y N, TSAI J H, HUANG T W, et al. Design and analysis of a 55 to 71-GHz compact and broadband distributed active transformer power amplifier in 90-nm CMOS process[J]. IEEE Transactions on Microwave Theory & Techniques, 2009, 57(7):1637-1646.

[6]张海鹏, 汪洋, 李浩. 0.18μm CMOS高效高增益功率放大器设计[J]. 杭州电子科技大学学报, 2012(5):9-12.

[7]HE G, ZHANG B, SHEN X. A k-band gain enhanced power amplifier in 0.18μm CMOS process by slow wave structure[C]//2014 IEEE International Symposium on Radio-Frequency Integration Technology (RFIT) Hefei：IEEE,2014：1-3. DOI:10.1109/RFIT.2014.6933257.

[8]XU L, WEI J. Characterization and analysis of patterned shields for millimeter-wave broadside-coupled balun in CMOS technology[C]// 2012 International Conference on Microwave and Millimeter Wave Technology (ICMMT), Shenzhen:IEEE,2012:1-4.DOI: 10.1109/ICMMT.2012.6230018.

[9]徐元中, 梅菲, 周鑫. 基于片上变压器耦合的CMOS功率放大器设计[J]. 电子元件与材料, 2015(6):87-89.

[10] AOKI I, KEE S D, RUTLEDGE D B, et al. Distributed active transformer: A new power-combining and impedance-transformation technique[J]. IEEE Transactions on Microwave Theory & Techniques, 2002, 50(1):316 -331.

[11] PFEIFFER U R, GOREN D. A 23-dBm 60-GHz Distributed Active Transformer in a Silicon Process Technology[J/OL]. IEEE Transactions on Microwave Theory and Techniques, 2007, 55(5):857-865[2016-01-20].http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=4195676. DOI:10.1109/TMTT.2007.895654.

[12] LEE J H,CHEN C C, LIN Y S, et al. A V-band CMOS sub-harmonic mixer with integrated frequency doubler and 180°out-of-phase splitter[J]. Microwave and Optical Technology Letters,2011,53(4):870-875.DOI: 10.1002/mop.25888.

[13] 陈新宇, 蒋幼泉, 黄念宁,等. K波段单片功率放大器[J]. 功能材料与器件学报, 2000(3):154-156.

[14] FEI W ，HAO Y ，YEO K S ，et al. A 44-to-60GHz, 9.7dBm P1dB, 7.1% PAE power amplifier with 2D distributed power combining by meta material-based zero-phase-shifter in 65nm CMOS[C]//2012 IEEE MTT-S International Microwave Symposium Digest (MTT), Montreal, QC, Canada :IEEE, 2012:1-3.DOI: 10.1109/MWSYM.2012.6258391.

[15] ZHU F, HONG W, CHEN J X. A 40～50 GHz power amplifier with flat gain response in 90 nm CMOS technology[C]// 2014 IEEE International Wireless Symposium (IWS), Xi’an: IEEE,2014:1-4.DOI:10.1109/IEEE-IWS.2014.6864190.

[责任编辑:祝剑]

Design of power amplifier in 0.13 μm CMOS process

ZHANG Bo,YUAN Yayun,HE Gang

(School of Electronic Engineering , Xi’an University of Posts and Telecommunications, Xi’an 710121, China)

A 13～15 GHz fully integrated power amplifier with distributed active transformer (DAT) in 0.13 μm CMOS technology is presented. The DAT is used as the load to match the power amplifier(PA)unit， PA units employ cascade of common source stage and cascade stage to improve the gain and output power. Moreover, the patterned floating shield (PFS) is utilized to reduce the insertion loss of the DAT and on-chip balun, the patterned ground shield (PGS) structure is utilized to improve the Circuit performance. Simulation results show that CMOS DAT PA delivers 20 dBm saturated output power with 10% power added efficiency (PAE), and performs a gain of 12.5 dB from 13 to 15 GHz, the output power and the power gain are improved, and the insertion loss is reduced.

complementary metal oxide semiconductor, distributed active transformer, patterned floating shield, power amplifier

10.13682/j.issn.2095-6533.2016.04.011

2016-02-23

国家自然科学青年基金资助项目(61201044)

张 博(1983-)男，博士，副教授，从事射频模拟集成电路设计研究。E-mail:zhangbo@xupt.edu.cn

原亚运(1990-)男，硕士研究生，研究方向为射频集成电路系统设计。E-mail:yuanyayun@sxasic.com

TN385

A

2095-6533(2016)04-0057-05