随钻声波测井仪控制采集电路的优化设计与实现

2016-09-07 06:24:32张铮贺洪斌辛鹏来

声学技术 2016年2期

张铮，贺洪斌，辛鹏来

张铮，贺洪斌，辛鹏来

(中国科学院声学研究所超声与物理探测实验室，北京 100190)

从随钻声波测井的实际需要出发，针对作业环境、设计空间、传输速率以及信号特点等方面进行了需求分析，提出了一种适用于随钻声波测井仪采集控制系统的优化设计。该系统以数字信号处理器(Digital Signal Processor, DSP)为控制核心，以现场可编程门阵列(Field-Programmable Gate Array, FPGA)作为信号传输以及接口转换的桥梁，与外围功能芯片包括模拟与数字转换器、与非门闪存芯片(NAND FLASH)等进行通讯，完成相应的信号采集、控制、存储等功能。所设计的采集控制电路不但充分发挥了DSP数据处理功能强的优势，而且将FPGA控制时序精准、接口丰富的特点表现出来。最后经过上位机软件测试，得到了较好的效果，为实际随钻声波测井控制采集电路设计及实现提供了技术参考。

随钻需求分析；数字信号处理器；现场可编程门阵列；优化设计

0 引言

石油复杂环境中的油气钻探测量与测井中，随钻测井比传统的电缆测井具有更多的优势，它在钻井的同时也测量地层岩石的物理参数，减少了测井时间；测井资料是在泥浆浸入地层之前或浸入尚浅时测得的，能更真实地反映原状地层的地质特征，也可以预测所钻地层的信息，大大降低了信息的不确定性，帮助工程师及时、有效地进行决策，更好地指导钻井，使钻头在合适的地层钻进，减少钻井失败的风险[1]。

目前，随钻测井已能替代几乎所有的电缆测井项目，其应用范围仍在不断扩大。在国外，进行海上钻探的几乎所有的裸眼测井作业都采用随钻测井技术；在陆地，特别是大斜度井和水平井，以采用随钻测井技术为主。另外，随钻测井技术的多样化，如随钻声、电、核磁、地层测试等方法都已出现。故随钻地层评价全面替代电缆测井是技术发展的必然方向[2]。国际随钻市场份额和技术被斯伦贝谢、哈里伯顿和贝克休斯等几大公司绝对垄断，尤其是斯伦贝谢的市场份额约占一半，其次是哈里伯顿，份额徘徊在30%，而贝克休斯也占14%左右份额，如此留给国内的市场仅剩下不足1%。由于国内随钻测井技术还不成熟，因而加大该项技术的研发力度势在必行。

文献[3]提供了一种随钻采集电路，将接收调理模块和控制模块放在了一起，可以实现基本的采集控制功能，但是该设计并没有考虑随钻作业的具体环境，而且不涉及数据的存储；文献[4]提出了一种基于FPGA的控制电路设计，但只能实现简单的控制及算法，因而不能满足随钻实际测井的需要。文献[5]提供了一种随钻声波测井电路系统的设计，其中包括一个DSP+CPLD的采集控制电路，但也仅阐述了工作流程，并没有针对随钻环境的特点和技术细节进行详细的阐述。

针对以上各点设计的不足，本文根据随钻仪器工作的具体特点，研究分析了采集控制电路的需求以及实现方式，并提供了一种更为简洁的随钻声波测井仪采集控制电路的设计方案。本文采用了DSP和FPGA的基本架构，同时集成ADC以及NAND flash等外围功能芯片，将采集、存储以及与上位机的通讯等功能集成于一块电路板上，大幅度减少了电路的占用空间，同时使得控制逻辑原理更加简洁清晰，也易于实现。

1 随钻声波测井仪作业特点及电路需求分析

1.1 高温作业环境

声波测井仪器通常需要对井下数千米至上万米的地质结构进行信息提取，大部分时间工作在高温环境下，文献[6]提出了钻井过程中井筒-地层瞬态传热模型，阐释了钻井液循环和停止循环期间各单元控制组件能量交换机理，并分析了循环与非循环阶段井下温度分布规律，给出了不同条件的井下环空温度分布，图1为钻井液循环状态下不同时间的环空温度分布。

由图中曲线可知，井下数千米的环境温度可以达到120℃以上，因此在设计随钻电路系统时，首先要考虑器件的耐温特性，选择高温特性好的元器件。

1.2 钻头强噪声干扰的作业环境

随钻作业过程中会有钻头震动噪声引起的干扰。文献[7]运用简单的实验对三种钻头在不同转速下的噪声进行了记录，并给出了相应噪声的频谱分析，发现钻头的噪声频率与钻头的结构有关，并且与转速基本成正比例关。图2给出了PDC (Polycrystalline Diamond Compact)钻头噪声的归一化频谱。

归一化频率

图2 PDC钻头噪声的归一化频谱

Fig.2 The normalized spectrum of PDC drill noise

由图2所记录的钻头噪声的归一化频谱可知，随着转速的增加，噪声频谱逐渐转向高频段，故不能仅利用数字带通滤波器对钻头噪声进行滤除，而是需要设计有效的自适应电路对采集来的信号进行处理，这就提高了井下信号处理的难度。针对此问题，本设计采用了DSP+FPGA的框架，以集成相应的算法对信号进行处理。

1.3 设计空间有限

根据目前国际上随钻声波测井仪器的结构来看，仪器电路的主体部分嵌入在钻头以上的钻铤壁的位置[8-10]，以斯伦贝谢公司的SonicScope为例，钻铤的中空为循环泥浆，电路系统嵌插在钻铤壁的外壳(见图3)。因而留给电路部分的空间十分有限，需要很高的集成性。鉴于此考虑，本设计将DSP、FPGA、ADC、FLASH等数字芯片完全集成于同一块PCB板上，在钻铤上安装于某一侧，最大限度地节省占用空间。

1.4 传输速率的限制

与传统电缆测井不同，随钻测井的数据传输是通过泥浆脉冲或电磁波完成实现的，传输速率极低，约为1 bit/s ~12 bit/s[11]，因而不可能将采集的所有数据进行实时传输，需要在井下完成数据的存储，只将时差等必要信息传送给地面系统。针对此问题，本设计加入了两片具有大容量的Flash存储芯片，而对于具体容量的选取，随后进行详细阐释。

1.5 换能器的频率特性

从发射换能器的角度来看，目前单极子测量纵波的频率在10~20 kHz之间，而四极子测量横波范围低于5 kHz[12]，仍然以斯伦贝谢公司目前最新的仪器Sonic Scope475为例，其发射换能器的带宽为1~20 kHz，哈里伯顿公司的APX随钻声波测井仪的发射换能器带宽为10~18 kHz[13]。在这里以最高频率20 kHz为标准，根据采样定理，采样率不能低于40 kHz，而在实际工程中考虑到留有一定的余量，所设定的采样率应是最高频率的4~5倍以上，因而本设计采用动态采样率的范围为100~200 kSPS，为了使信号的分辨率达到最佳，经过筛选，最终选用ADC芯片的型号为AD 7656，该芯片在16位的采样精度下最高采样速度为250 kSPS，并且能够同时进行6路采集，能在高温环境下(175℃)长时间稳定工作(在实验室已进行高温测试并通过)。

1.6 作业时间及存储器选取

从工作时间上来看，随钻仪器工作时间应与钻井所用时间相当，根据不同的地质结构以及不同阶段，钻测时间约30天以内[14]。文献[15]给出了随钻声波测井理论各类模式波的分析，其中描绘了在源距为3 m的情况下随钻单极子在快、慢地层中的全波相应曲线，这里仅以慢速地层中单极子(频率较高)全波相应曲线为例(见图4)，可知在源距为3 m的情况下，有效信号持续时间小于5 ms。那么假定以最高的采样速率200 kPSP采样，精度为16位，5 ms的时间内可采集1 k采样点，同时进行4路采集则每个周期采集4 k个点，即每个采集周期产生8 k字节的数据量。根据以上计算结果，假定每个采集周期间隔5 s(Sonic Scope 475采集周期间隔为10 s)，钻测时间达到最高30天，在连续不间断的工作状态下，共可产生约4 GB的数据量。据此，本设计采用两片现代公司的HY27UH08AG5M NAND FLASH芯片(该芯片单片容量为2 GB)，高温高压下可以实现稳定的数据存储和读取(实验室高温测试通过)，恰好能够满足随钻测井的需要。

2 随钻采集控制电路的具体实现

2.1 随钻电路系统整体结构及采集控制电路的整体设计

采集控制电路作为电路系统的重要组成部分，不但需要对采集到的信号进行处理，而且与数据传输系统相连，还要和地面系统进行数据交换，起着承上启下的作用。作为整个仪器工作的核心部分，通过串行命令等方式控制着整个仪器的工作状态。接收调理电路有模拟滤波、增益控制等功能；发射电路直接与发射换能器连接，定时为换能器提供高压脉冲；电源电路为各功能部分提供稳定的工作电压(基本结构见图5)。这样各部分电路之间通过数据流相互联系，并且不同板块之间又相互隔离，避免了信号间的相互干扰，大大提高了信噪比以及稳定性。采集控制电路整体设计框架如图6所示。

随钻测井仪存在钻进和停钻两种工作状态，因而该采集控制电路在运行方式上相应设计为“采集”和“监听”两种状态：在仪器钻进阶段，DSP通过控制FPGA对ADC进行控制，将接收到的信号进行采样，同时该采样数据通过HPI接口传输到DSP的RAM中，然后DSP从RAM中读出数据并对数据进行分析处理以及相关传输数据信号协议的设定，之后，将这些经过处理并带有协议设定的数据通过FPGA存储到NAND flash芯片，由此完成井下工作时段的控制循环；当仪器停钻时，DSP接收相关命令，控制FPGA将NAND flash中的数据读取出来并同步传输到数据传输短节或者上位机实时显示。

2.2 ADC与DSP的通讯设计

在一些相关设计中，采用ADC与DSP直接通信[3]，这样在程序实现上稍稍便捷一些。但是，由于ADC集成块的控制引脚较多，它与DSP直接通讯会占用DSP过多的接口资源，但数字采集部分只占整个流程的很小一部分。因此，本设计改用了介入FPGA的接口转换间接通讯方式，不仅保证了数据的传输速度，而且为DSP节省了较多的资源，为其他功能的实现留出了足够的空间。

ADC与DSP通讯的实现过程可表述为：首先，DSP与FPGA之间通过MCBSP传输命令字，DSP下发命令控制FPGA的工作状态，完成命令解释及相应采集工作；其次，DSP与FPGA两者之间可通过HPI口进行数据的传输，并将ADC采集到的数据同步写入DSP的DRAM中，其中HPI为并行外部存储接口，可将并行数据直接写入DSP的指定内存地址，该部分内存的数据可通过内部DMA控制总线自动进行数据搬移而不占用CUP时间，这样不仅有效地利用了芯片上的资源，并且保证了仪器工作的实时性。需要注意的是，HPI接口作为高速并行接口，写入速度为十几兆位每秒，至几十兆位每秒，大大超过了ADC的读取速度，因此，在转换传输过程中要考虑到数据的缓冲，控制时序做适当的采集等待。具体工作流程是：在仪器采集工作开始阶段，上位机下发命令使得井下控制电路开始工作，控制电路按照约定的传输数据信号协议定时发送点火信号，并经过驱动电路激发换能器发射，与此同时采集模块完成初始化，在发射完成一定时间之后由控制模块控制其开始采集数据，采样率和采样长度可按照约定的协议命令设定，在ADC采集的同时，数据直接放入FPGA的缓冲FIFO(First In First Out)中，FPGA自行检测FIFO模块的状态，当为非空状态时，将数据从FIFO中读出并通过HPI接口写入DSP的指定DRAM地址内。这样，完成一个周期精准快速的采集。

由于FPGA的接口数目充足，因而ADC之间可采用同步传输的方式，不仅逻辑时序简单，而且传输速度快，性能稳定。图7为并行输出的时序，图8为ADC与FPGA之间的实际连接电路。

为了保证在既定的增益模式下接收到的信号不至于太小而分辨率过低，或者信号过大而造成溢出畸变，DSP要对采集的数据进行识别，实现自动增益控制。具体实现为：控制命令字以串码的方式发送给接收电路的串并译码器，以控制增益开关的状态，DSP识别出每路信号的最大值，当最大值高于上门槛标识值时，自动控制增益码要调小一档；反之则调大一档（需要适当调节上门槛电压值与门槛电压值之差），这样信号将在一个特定范围内波动，既稳定又保证了分辨率。

2.3 NAND flash与FPGA之间的通讯设计

本设计采用的是两片现代公司的HY27UH08AG5M芯片，该芯片单片容量为2 GB，每片分为16384个块，每块又分为64页，每页包含(2048+64)个字节的存储单元[16]。然而，该芯片的访问时序相对复杂，逻辑分组较为明确，因此要求十分精确的时序逻辑控制该芯片的工作状态。

从电路的可扩展性考虑，不可能将flash与DSP直接用来通讯，这样不仅占用了大量的接口资源，而且不具备存储扩展性。因而本设计以FPGA作为跨越DSP与flash之间的传输桥梁，DSP以命令字的形式控制flash的工作状态。具体工作流程如下：在井下采集阶段，flash的写状态打开，采集到的数据由DSP滤波、压缩以及协议打包等处理之后进入FPGA中的RAM，并触发其中的FIFO非空标志信号使能，FPGA控制写逻辑时序将数据写入flash，在写入flash的过程中，控制写入的间隔。由于Flash的构造限制，每页的存储量为(2048+64)个字节，而以连续模式写入的最大字节数为2048，因此，在写入数据的开始必须进行计数，每个数据到来就进行计数累加，当达到单周期最大写入值时，必须重新写入5周期的控制命令字(包括2个周期的页存储地址和3个周期的块存储地址)以进行下一页的写入。而在默认模式下，单周期每道采集到的数据是2 kB，四道一共8 kB，所以在数据存储的过程中，翻页操作发生在每道数据当中，为了进行同步，在每页的开始两个存储单元里固定写入两个标识符(本设计中暂定标识符为0xAA)，这样一方面对数据进行了一定的间断标示，另一方面也为随后的储存器中的坏块进行管理提供了方便。当一个周期的采集完毕，待缓冲区数据全部发送出去，RAM非空信号清零，此时FPGA控制停止写入，等待下一组数据的到来。在地面数据读取阶段，DSP接收到上位机下发的读取命令，向FPGA下发flash读命令，FPGA控制读逻辑时序将flash中的数据按页读取出来，首先仍然将每周期读出的数据放入FIFO中作为缓冲，同时集成在FPGA中的UART模块使能开始工作，接收由FIFO输出的并行数据，然后依照UART协议将数据串行输出到片外驱动芯片上，由RS-485接口传给上位机，完成数据读取流程。在这里采用RS-485接口是因为它采用平衡驱动器和差分接收器的组合，可使抗共模干扰能力增强，数据通讯协议简单，也易于实现，该接口广泛应用于PC机端口的数据通讯。

本设计的另一创新点在于对NAND flash的坏块管理。NAND flash生产工艺上有一定的精度，不能保证所有的存储单元都是完好的，因而在写入之前，要对每个存储单元进行坏块检测。其具体处理方案是：FPGA读取每块上第一页的第2049个存储单元的信息，如果为0xFF，说明该块是完好的，可以进行正常的读写操作，如果不是，说明为坏块，跳过该块并以此方法检测下一块的好坏。鉴于该特点，本设计在数据写入和页擦除操作上多了一项判断是否为坏块的步骤，在某一块进行操作之前，先对该块首页的信息进行提取，也就是看该页标识信息是否为0xFF，如果通过验证，继续对该块进行操作，如果未通过，块地址加1至下一块操作，并循环以上步骤，具体实现程序见附件。

2.4 控制采集电路与上位机的通讯

控制采集电路与上位机通过RS-485进行通讯，在本设计中，仍然将该UART接口集成于FPGA中（UART接口协议简单，易于集成），最高波特率可以设置为900 kb/s。在仪器工作阶段，接口处于接收状态，等待接收上位机下发命令或者服务表，完成命令接收之后DSP完成相应的控制操作。在数据提取阶段，作为与上位机之间的数据传输纽带，由于数据在存储过程中已经通过协议打包完成，不需要再次经过DSP编码传输，这样不仅减轻了DSP的负担，而且使得传输速度更快。需要指出的是，由于RS-485接口为半双工的，在数据连续上传过程中接口一直作为接收被占用，此时无法收到上位机下发的命令，因而只有全部数据读出之后才能进行之后的操作，这样避免了数据间断而产生的不必要的麻烦。

由于该接口协议应用较为广泛，这里不再做过多赘述。

3 测试结果

对整套采集控制电路系统进行测试，图9为采集控制电路实际电路板。测试具体环境为：175℃的高温风箱中，连续工作24个小时。

测试过程：首先由信号发生器输出频率为12 kHz的正弦信号，该信号通过接收电路-采集控制电路，存储到Flash芯片内，然后由上位机控制，从芯片中读出数据，得到波形如图10所示，可以看到：

(1) 当接收的信号是标准的正弦波时，输出显示的仍然为标准的正弦信号，总体上来看信号在经过整个流程没有发生畸变或丢失信息。

(2) 输出信号没有发生跳变现象以及波形周围毛刺噪声，说明整个采集传输系统较为稳定

(3) 信号很平稳，且工作一段时间之后没有发生畸形变化。

由此说明：采集控制电路各部分传输性能良好，能够较准确地完成信号的采集。

4 结论

本文从实际随钻作业的各方面需求出发，分析并设计了基于DSP和FPGA为基本架构，集成ADC和NAND FLASH等外围功能芯片的采集控制电路。该系统不但满足了随钻测井信号处理的需求，同时在现有电路系统基础上进行了充分地优化。本设计在接口通信上，采取了以FPGA作为接口拓展的思路，在NAND flash的坏块管理上又采取了独特的控制方式，又以十分简洁的方法实现了自动增益控制，这些都是本设计的创新所在。最后经过在高温环境下长时间地测试，在上位机软件上显示出了良好的波形结果。该控制采集电路能够完成随钻测井仪控制所要求的全部功能，满足了随钻测井的要求，为进一步的研发提供了重要的技术参考。

[1] 唐晓明. 郑传汉定量测井声学[M]. 北京: 石油工业出版社, 2004.

TANG Xianming, ZHENG Chuanhan. Quantitative logging acoustics[M]. Beijing: Petroleum Industry Press, 2004.

[2] 赵平, 郭永旭, 张秋梅. 随钻测井技术新进展[J]. 国外测井技术, 2013(2): 7-13.

ZHAO Ping, GUO Yongxu, ZHANG Qiumei. The new prograss of logging while drilling technology[J]. World Well Logging Technology, 2013(2): 7-13.

[3] 张宝坤. 基于FPGA的随钻声波测井仪控制和数据存储系统研究[J]. 中国石油和化工标准与质量, 2008, 32(6): 87.

ZHANG Baokun. The study of control and data storage in acoustic logging while drilling tool based on FPGA[J]. China Petroleum and Chemical Standard and Quality, 2008, 32(6): 87.

[4] 肖习鹏, 师奕兵, 张伟, 等. 随钻声波测井仪数据采集电路设计[J]. 中国测试, 2012, 38(1): 74-77.

XIAO Xipeng, SHI Yibing, ZHANG Wei, et al. Design of data acquisition and control circuit of acoustic logging while drilling[J]. China Measurement and Teset, 2012, 38(1): 74-77.

[5] 余峰, 刘西恩. 随钻声波测井仪电路系统设计与实现[J]. 电子质量, 2013(11): 37-43.

YU Feng, LIU Xi’en. Design and realization of circuit system for LWD sonic logging tool[J]. Quality of Electronic. 2013(11): 37-43.

[6] 杨谋, 孟英峰, 李皋, 等. 钻井全过程井筒-地层瞬态传热模型[J]. 石油学报, 2013, 34(2): 366-371

YANG Mo, MENG Yingfeng, LI Gao etc. A transient heat transfer model of wellbore and formation during the whole drilling process[J]. Acta Petrolei Sinica, 2013, 34(2): 366-371

[7] Christian Gradl, Alfred W. Euste, Gerhard Thonhauser. An analysis of noise characteristics of drilling bits[C]//SPE Annual Technical Conference, 21-24 September 2008.

[8] Finger J T, Mansure.A J. Development of a system for diagnostic while drilling[C]//SPE 79884 2003.

[9] Woloson S E, Jones D A. Apparatus for measuring downhole drilling efficiency parameters: U S. Patent 6,216,533[P]. 2001-4-17.

[10] 张海花. 近钻头工程参数随钻测量短接的研制[J]. 仪表技术与传感器, 2010(4): 84-86.

ZHANG Haihua. Development of device for measuring drilling engineering parameters near bit[J]. Instrument Technique and Sensor, 2010(4): 84-86.

[11] 刘新平, 房军, 金有海. 随钻测井数据传输技术应用现状及展望[J]. 测井技术, 2008, 32(3): 249-253.

LIU Xinping, FANG Jun, JIN Youhai. Application status and prospect of LWD data transmission technology[J]. Well Logging Technology, 2008, 32(3): 249-253.

[12] 李剑, 关而沫, 李亚敏. 基于有限元法的随钻声波发射、接收换能器研究[J]. 国外测井技术, 2014(1): 23-25.

LI Jian, GUAN Ermo, LI Yamin. The study of acoustic logging while drilling transmitting and receiving transducer based on the finite element method[J]. World Well Logging Technology, 2014(1): 23-25.

[13] 林楠, 王敬萌, 亢武臣, 等. 最新随钻声波测井仪的技术性能与应用实例[J]. 石油钻探技术, 2006, 34(4): 73-76.

LIN Nan, WANG Jingmeng, KANG Wuchen, et al. Technical performance and application of modern logging well drilling tool. [J]. Petroleum Drilling Techniques, 2006, 34(4): 73-76.

[14] 林广辉. 海洋钻井成本控制方法及钻井作业时间测算[J]. 中国海上油气: 工程, 1991(5): 63-70.

LIN Guanghui. The cost control method and drilling time calculation for sea drilling[J]. China Ocean Oil and Gas, 1991(5): 63-70.

[15] 李希强. 随钻声波测井理论研究[D]. 北京: 中国科学院大学, 2013.

LI Xiqiang. Theoretical studies of acoustic logging while drilling [D]. Beijing: University of Chinese Academy of Sciences, 2013.

周军. NAND Flash的坏块管理设计[J]. 单片机与嵌入式系统应用, 2010(9): 15-18.

ZHOU Jun. Bad block management for NAND Flash[J]. Microcontrollers and Embeded Systems, 2010 (9): 15-18