电源分配网络设计中一种新型的去耦电容选择方法*

2016-05-28 05:18彭大芹许海啸

广东通信技术 2016年1期

［彭大芹许海啸］

［彭大芹许海啸］

摘要文章对高速电路中电源分配网络的去耦电容选择方法进行了研究。首先对PCB的电源分配网络（Power Delivery Network ,PDN）设计进行了详细研究，详细分析了PDN的结构、模型以及去耦电容选择方法对PDN的重要性。然后对现在常用的去耦电容选择方法进行了分析研究，并提出一种新型的去耦电容选择方法。最后通过仿真软件对这几种去耦电容选择方法进行仿真，通过对仿真结果进行分析、对比，验证本文采用的去耦电容选择方法的可行性与优越性。

关键词：高速电路去耦电容选择方法电源分配网络（PDN）电源完整性仿真工具Spice

彭大芹

男，重庆邮电大学通信与信息工程学院，正高级工程师，主研互联网、物联网以及车联网方向的终端协议和解决方案等。

许海啸

重庆邮电大学通信与信息工程学院，在读硕士研究生，主研高速电路设计与电源完整性研究。

1　引言

目前，随着超高速集成电路技术的迅猛发展，PCB设计技术也取得了十足进步[1]。众所周知，PCB设计包括信号完整性设计、电源完整性设计、电磁兼容性设计等，随着供电电流的不断增大，供电电压的不断减小，其中的电源完整性设计已经变得越来越重要，尤其是对供电要求苛刻的高速电路系统[2]。电源分配网络（PDN）是移动终端系统中最复杂的互联结构，所有器件都直接或间接的连接到PDN上，这使得PCB的PDN设计已经成为电源完整性设计中最关键的中心一环，可以说，PDN的设计好坏决定了电源完整性设计的好坏，进而影响整个高速电路的供电系统，所以PDN设计已然成为业内关注的焦点[4]。本文首先对PDN的基本结构进行了详细分析，重点分析了去耦电容模块对PDN设计的重要影响。

PDN设计是电源完整性设计的核心之一，一个好的PDN设计必须可以保证负载芯片有一个稳定、持续的电源供给，这是电源完整性的最终设计目的[5]。本文将去耦电容的选择方法作为PDN设计的切入点，通过对现有的去耦电容选择方法进行研究剖析，提出一种新型的去耦电容选择方法，然后基于一款仿真软件Spice，对几种选择方法进行仿真，最后通过仿真结果对比，验证本文提出的新型去耦电容选择方法的可行性及优越性。

2　PDN基本结构

2.1PDN基本结构

PDN是指从电源输出到最终耗电芯片，电流所经过的所有结构和器件组成的系统。对于典型的PCB系统来说，最基本的PDN包括四大部分：稳压模块（VRM）、印制PCB板、去耦电容器、包含封装的耗电芯片等。基本结构如图1所示。

图1　PDN基本结构

对PDN设计的首要和基本要求是，保持芯片焊盘间恒定的供电电压，并使它能够维持在一个很小的容差范围内，通常在5%以内，从直流到高于1GHz的开关电流带宽范围内，该电压值都必须在其容差范围内保持稳定。减小电源纹波最关键的是降低电流路径上的阻抗值[6]。

其阻抗可由以下公式获得

Z=2⋅π⋅f⋅l

由公式可以看出，回路电感制约着高频率出的阻抗值。所以在进行高速电路PCB设计时，一定要注意减小电流路径上的回路电感值，尤其在高频信号的路径上，只有这样才能时刻满足高速电路电源部分设计的要求。

2.2去耦电容对目标阻抗的影响

图2　电容频率阻抗特性

因此选择去耦电容时，必须充分利用其容性特性，并尽可能在其自谐振频率之前使用，这样可以获得较低阻抗。

PDN的阻抗设计通常需要利用去耦电容的谐振特性，通过电容器的并联组合以获得最低的输入阻抗。同种型号电容器的并联频率响应如图3。

图3　同种电容并联的频率阻抗特性

实际应用中的电容往往都是多个并联使用，因为这样可以大大降低等效的ESR和ESL，增大电容。对于多个（n）同样值的电容来说，并联使用之后，等效电容 C 变为 nC，等效电感 L 变为 L/n，等效 ESR 变为 R/n，但谐振频率不变。可以看出，由于同种型号电容的自谐振频率相同，并联的电容数目越多，其容性、感性区域的阻抗越小，自谐振频率点不变[7]。

在考虑将不同的容值电容并联后，其频率响应如图4。

可以看出，在各自的自谐振频率点之间会引入新的反谐振点，但在该区域之外总的阻抗会减小。去耦电容的并联组合通常用于PDN谐振的抑制。

图4　不同电容并联的频率阻抗特性

3　去耦电容选择方法研究

3.1去耦电容选择方法分析

目前厂商对于PDN设计中的去耦电容没有一个统一、有效的选择方法，大多数厂商的选择只是依照芯片厂商给出的参考设计照葫芦画瓢。经常会出现PDN仿真不过的情况。本论文研究并仿真了一种常用的PDN电容选择方法，并结合去耦电容的谐振频率特性，提出了一种新的电容选择方法，并进行了仿真对比[8]。

大‘V’法是目前常用的PDN电容选择方法，它的出现促进了PDN去耦电容选择方法的研究进程，对PDN目标阻抗仿真起到了极大推进作用。

大‘V’法的基本思想是使用一种电容，通过并联同种电容，产生足够小的阻抗值。它的优点是选择方法简单，简化去耦电容选择过程，可以很快的完成去耦电容的选择。但是大‘V’也存在着不足，并不适用于所用类型的高速电路PDN设计。

本论文采用了一种新的去耦电容选择方法，可以灵活的选择最合适容值和数目的电容。该方法的核心是优先抑制最高阻抗来灵活添加电容。通过检测得出最高阻抗值，并与目标阻抗进行对比，如果超出目标阻抗，则添加对应谐振频率的去耦电容进行阻抗抑制。此种方法可以做到有的放矢，有极强的针对性，可以降低去耦电容的选择数量，节省布板面积。

3.2PDN仿真及仿真结果分析

前面简单分析了常用的两种去耦电容选择方法，接下来我们利用仿真工具Spice对PDN进行频域上的仿真，通过查看它的频率阻抗曲线，比较不同的去耦电容选择方法对PDN阻抗所造成的影响。

图5是仿真得到的未加去耦电容时的PDN频率阻抗图。由图中可以看出，由于VRM输出电感与电源/地平面间的平面电容发生了并联谐振，在10MHz附近产生了并联谐振峰，使此处的阻抗远远的超出了目标阻抗值。