基于FPGA的雷达IQ光纤数据采集及传输系统

孙高俊,刘志英

(中国电子科技集团公司第38研究所 孔径阵列和空间探测实验室,安徽 合肥　230031)



基于FPGA的雷达IQ光纤数据采集及传输系统

孙高俊,刘志英

(中国电子科技集团公司第38研究所 孔径阵列和空间探测实验室,安徽 合肥230031)

摘要针对雷达IQ光纤数据流高速、实时传输的问题,基于StratixII GX系列高性能FPGA和CPCI标准总线等硬件设备,采用数据率自动判别、乒乓缓存和计算机实时中断处理等关键技术,设计了一种雷达IQ光纤数据采集及传输系统。介绍了系统的组成和设计原理,并对系统的硬件、FPGA和软件设计进行了描述。经实际工程验证,该数据采集及传输系统性能稳定。

关键词CPCI总线;FPGA;数据采集;光纤传输;DMA

由于雷达探测威力和探测精度的要求越来越高,导致雷达天线阵面收发单元的规模也变的日益庞大,以及中频采样、DBF等技术的采用,雷达各分系统之间数据的传输量越来越大,传输速率的要求也越来越高。若仍采用传统传输方式,将出现大量的电缆和连接器,增加天线阵面的重量和体积。而光纤传输具有传输损耗小、抗干扰能力强、传输速率高等优点[1],所以其在相控阵雷达领域中的应用越来越普及。

FPGA(Field Programmable Gate Array)在现代电子设计中得到了广泛应用,其容量、功能、可靠性以及响应速度均在不断提高。用一片FPGA完全可实现光纤通道间的数据传输与处理。鉴于此,本文结合某项目实际应用,主要介绍基于光纤和Altera公司StratixIIGX系列FPGA的雷达IQ数据采集及传输系统设计。

1系统原理

在某工程项目中,需要将通过光纤传输的雷达IQ数据进行实时采集,将光纤数据转换为网络数据发给后端计算机进行后续处理。光纤传输速率为2.4 Gbit·s-1。IQ数据宽度为48位,有两种数据传输速率:32个波束,每个波束速率为1.25 MHz或8个波束,每个波束速率为5 MHz。按要求选择其中一个波束进行网络转发。基于以上需求,雷达IQ数据采集及传输系统的原理图如图1所示。

首先借助FPGA对光纤传输的IQ数据进行解码处理,根据指令选取某一波束进行数据采集,将采集后的数据进行RAM乒乓缓存处理。CPCI主板根据硬件中断信号,实时启动DMA读操作,PCI总线读取RAM数据,通过网络打包发给后端计算机。系统设计主要分为硬件设计和软件设计两部分。

2系统硬件设计及实现

系统的硬件设计主要包括CPCI数据采集板和CPCI主板的设计。对于CPCI计算机主板,选用成熟COTS产品即可。采集板的设计主要包括FPGA选型、光电转换模块设计和CPCI总线接口模块设计等。

图1　雷达IQ数据采集及传输系统原理图

图2　数据采集板硬件原理框图

2.1FPGA选型及外围电路设计

Altera公司的StratixIIGX系列FPGA除具有传统FPGA的功能外,还能实现光纤传输的高速串行收发器(Transeiver)。本设计中选用的芯片型号为EP2SGX90FF1508,器件中等价逻辑单元(LE)高达90 960个,片内存储器达到4.3 Mbit[2],完全可满足本系统中对大容量数据乒乓缓存的需求。

FPGA外围电路设计主要包括:FPGA电源电路设计、配置加载电路设计等。FPGA供电电路主要包括DC/DC整流模块,将外部输入的+3.3 V电压变换为+1.2 V的FPGA核电压和FPGA高速收发器工作所需的+1.5 V。在系统设计中,采用了JTAG和AS两种加载方式,互为备份。

2.2光电转换模块设计

需要通过光电转换模块来实现FPGA输出的高速差分信号到光信号的转换。本系统采用的光模块型号为Stratos公司的LTP-LT12MB,该光模块支持单模光纤,工作波长为1 300 nm,具有良好的EMI性能,可实现2.5 Gbit·s-1的传输数率,能够满足数据传输要求。

由于FPGA中高速收发通道的接口电平为1.5 V的PCML,为和LVDS、LVPECL、3.3V-PCML等接口电平相连[3],需进行交流耦合处理。

针对本系统而言,由于采用的光模块差分输出信号的电平是LVPECL的,而后面FPGA的高速串行收发器的差分接收信号电平是PCML的,两种接口标准的共模电压不同,需采用AC耦合电路来完成两种电平的转换[4]。在本系统中,传输协议选择为Basic,数据率为2 400 Mbit·s-1,输入时钟为120 MHz,数据通道宽度为16位。

2.3CPCI总线接口模块设计

系统CPCI总线接口设计采用CPCI“软核”的方式实现,即充分利用板卡上已有的Stratix IIGX FPGA,在FPGA内部实现符合PCI总线协议的PCI总线接口控制器,使PCI接口和用户逻辑结合得更紧密,并省去了传统的PCI专用总线接口器件,提高了系统集成度[5]。

系统CPCI总线接口控制器为32位、33 MHz操作,支持maser和slave两种模式,支持DMA读写操作[6]。

3FPGA程序设计

FPGA程序设计是本系统研制的核心。其主要功能是完成光纤IQ数据的解码,根据输入的工作参数,完成IQ数据采集的采样窗口控制;根据光纤传输数据协议,自动判别并进行5 MHz和1.25 MHz两种不同数据率的数据采集;对实时采集的IQ数据进行乒乓缓存处理,传输至计算机的PCI总线,并产生中断信号,通知计算机实时进行数据的读取,从而完成采集数据的传输控制。

FPGA软件模块框架如图3所示。FPGA软件代码全部用VHDL语言编程实现,并借助Altera公司的Quartus II软件对代码的正确性进行了仿真测试和实际工作条件下的测试验证。

图3　FPGA软件模块框图

3.1光纤解码

按照约定的数据传输协议,对光纤IQ数据进行数

据纠错等解码处理,将光纤数据时钟转化为本地时钟,以方便进行后续处理。

3.2数据采集控制

在本系统中,雷达IQ数据的传输有两种格式:IQ数据格式为同时传输32个波束,每个波束速率为1.25 MHz或者同时传输8个波束,每个波束速率为5 MHz,每个IQ数据为48位。在设计中,首先根据光纤传输协议,自动进行采样数据率的判别,以便对于不同的数据率分别进行处理。其次,进行1.25 MHz数据率或5 MHz数据率下的IQ采集处理,产生1.25 MHz数据率或5 MHz数据率下的RAM缓存数据。两种数据率下的采集控制处理流程如图4所示。

图4　数据采集控制及乒乓缓存流程图

RAM块存储及计算机数据读取时间分析如下:对于1.25 MHz、48位宽的IQ数据,PCI总线的宽度为32位,所以写满每片16 k×32 bit容量大小的RAM的时间为:(16×1 024×32)/(1.25×1 0242×48)=8.33 ms。

同样方法可以计算得出对于5 MHz、48位宽的IQ数据,写满每片16 k×32 bit容量RAM的时间为2.08 ms,而理论上计算,计算机以DMA方式读取16 k×32 bit的数据需要时间为(16×1 024)/(33×10 242)=0.47 ms。

由以上计算可知,在1.25 MHz、48位宽的IQ数据传输状态下,计算机每间隔8.33 ms会收到采集数据读中断请求,而DMA读完RAM数据只需0.47 ms,所以可保证采集数据能及时被读取而不会被后续覆盖。在具体设计中,对于1.25 MHz数据率下的IQ数据进行全量程采样处理。而对于5 MHz数据率的IQ数据,考虑到PCI数据读写及网络传输速率的影响,进行采样距离开窗处理。

3.3数据乒乓缓存及输出控制

为保证采集数据的完整性和实时性,需要对数据进行乒乓缓存处理[7]。

对1.25 MHz和5 MHz的IQ数据进行数据选择后,进行RAM乒乓缓存处理,首先写A片RAM,A片RAM写满后,产生IRQA,同时数据再切换写B片RAM,写满B片RAM后,产生IRQB,然后再写A片RAM,写B片RAM,依次循环。

CPCI计算机收到中断信号后,读取中断标志寄存器,判别是A片或B片RAM的中断,然后依次循环读取相应RAM中的数据。从而实现从光纤数据到计算机内存数据的转换和传输控制。

4系统软件设计

4.1操作系统选择

在本雷达IQ数据采集系统中,在IQ数据传输速率、中断响应及数据处理等方面对整个系统的实时性和可靠性要求较高。因此,选用WindRiver公司设计开发的VxWorks操作系统作为开发平台。VxWorks操作系统是一种具有微内核、高性能和可伸缩的嵌入式实时操作系统(RTOS),其以良好的可靠性和卓越的实时性被广泛应用于通信、军事、航空、航天等领域[8]。

4.2软件处理流程

系统工作软件运行在X86体系的CPCI计算机主板上。软件主要的工作过程如下:系统初始化时扫描检测系统中是否安装了雷达数据采集板。扫描到采集板后,读出该PCI设备的配置空间,获取板卡的硬件信息,具体包括内存的物理地址空间和IO地址空间等。物理地址获得后,便可方便地映射到虚拟内存中,供CPU访问[9]。当IQ数据缓存的RAM被写满时,产生中断,系统通过PCI总线从双口RAM向内存中搬运数据。软件将分次读取的RAM数据,打包组合后通过网络发送至后端分系统的PC机进行处理。

软件处理流程简图如图5所示。其主要处理流程如下:

(1)系统通电后,软件首先进行初始化处理,包括采集板PCI设备的初始化和部分工作参数的设置等;

(2)等待PCI硬件中断信号,收到中断信号后,进入中断服务程序,辨别当前光纤数据的传输速率是5 MHz或1.25 MHz,同时查询中断寄存器,确认是乒乓RAM中的哪片被写满后发出的中断。然后分别进行两种数据率下的DMA读取;

(3)对DMA读取的数据进行整理组合后,打包通过网络发送给目的计算机。

图5　软件处理流程简图

5结束语

本文提出的基于FPGA的雷达IQ光纤数据采集及传输系统设计已实际应用于某工程项目中,数据采集及传输稳定可靠。系统主要技术特点:采用高性能FPGA和光纤传输大幅提高了数据采集的采样速率和实时性;基于大容量RAM的乒乓缓存处理和计算机中断处理序,确保了采集数据的完整性和传输可靠性。系统采用的实现方法对于其他应用场合下光纤数据的采集和传输系统的设计也具有较好的借鉴作用。但随着计算机技术的不断发展,计算机总线在PCI总线基础上逐渐发展为更高带宽和频率的PCI-Express总线[10]。因此,基于PCI-Express总线的数据采集及传输系统在未来将得到广泛应用。

参考文献

[1]王明芳,邓云凯,赵肖东.基于cPCI总线的高速数据光纤传输系统的实现[J].嵌入式计算机信息,2006,22(32):43-45.

[2]Altera Corporation.Stratix II GX device handbook 2007[M].TX USA:Altera Corporation,2007.

[3]王诚.Altera FPGA/CPLD设计:基础篇[M].北京:人民邮电出版社,2005.

[4]刘志英,孙高俊,吴关.光纤传输技术在雷达信号记录重演系统中的应用[J].电子科技,2012,25(3):104-106.

[5]胡菲,卢益明.基于FPGA的PCI接口控制器设计与实现[J].电子科技,2002(4):34-37.

[6]Tom Shanley,Don Anderson.PCI系统结构[M].4版.北京:电子工业出版社,2000.

[7]王淑静,史忠科.乒乓缓存及其在DSP视频实时处理系统中的应用[J].工业仪表与自动化装置,2008(1):42-45.

[8]WindRiver Systems Inc.VxWorks programmer’s guide 5.4[M].New York:WindRiver Systems Inc,1999.

[9]陈金涛,许录平,余柏生.基于VxWorks的雷达数据采集系统的设计与开发[J].现代雷达,2005,27(9):44-47.

[10]马鸣锦,朱剑冰,何红旗,等.PCI、PCI-X和PCI Express的原理及体系结构[M].北京:清华大学出版社,2007.

Radar IQ Fiber-Optical Data Acquisition and Transmission System Based on FPGA

SUN Gaojun,LIU Zhiying

(Aperture Array and Space Exploration Laboratory,China Electronics Technology Group Corporation No.38 Research Institute,Hefei 230031,China)

AbstractIn view of the high-speed and real-time transmission problem of radar IQ fiber-optic data stream,a radar IQ Fiber-optical data acquisition and transmission system is designed based on the Stratix II GX series FPGA,the CPCI international standard bus and other hardware devices.Some key technologies such as data rate automatic identification,ping-pang cache,real-time interrupt processing are applied in this system.Emphasis is put on the structure of the data acquisition and transmission system and its design principle.Hardware design,FPGA design and software design are also introduced.Experiments results show that this system has stable performance.

KeywordsCPCI bus;FPGA;data acquisition;fiber-optical transmission;DMA

中图分类号TN957.52

文献标识码A

文章编号1007-7820(2016)04-169-04

doi:10.16180/j.cnki.issn1007-7820.2016.04.045

作者简介:孙高俊(1977—),男,高级工程师。研究方向:雷达数据处理及嵌入式系统设计。

收稿日期:2015- 09- 02