基于ARIVI的列车振动检测系统研究

龚雪 吴学杰 曾华

摘要：随着高速铁路和城市轨道交通的不断发展，更加便携、智能的列车振动测试仪也陆续出现。为了实现对列车运行状态的实时监控，文章提出设计一款多用途的便携式列车振动分析检测仪，仪器采用双ARM处理器实现传感器信号采集和相关处理，同时采用CPLD芯片进行加速度信号的AD模数转换，提高了系统的数据处理和存储能力，增强了可靠性。

关键词：振动分析；ARM； CPLD

近年来，我国城市轨道交通和高速铁路正处于高速发展阶段，对列车安全性研究越来越受重视。目前，铁道车辆转向架在线状态监测和故障诊断设备技术方面的研究热点主要涉及2个方面：一是振动数据采集设备的研究，二是故障分析方法的研究。具体表述就是：既要根据测试项目实际的需求，设计—种高性能的数采分析设备，既满足便携、智能、实时反馈测试结果的需求，同时又需设计一套准确、可靠的故障特征分析算法，完成转向架状态监测和故障源定位，满足测试准确性的要求。

1 系统总体设计

因为微处理器ARM同时具有功耗低、16位/32位双指令和合作商多三大特点，所以如今它被应用到越来越多的领域。根据每一类型ARM微处理器自身的特点和应用领域，本文选用三星公司ARM9内核处理器S3C2440作为数据分析显示子系统的核心控制芯片，同时选择意法半导体（ST）公司CortexM4内核STM32F407处理器作为数据采集预处理子系统的控制芯片。根据2种ARM芯片的性能特点，将振动测试分析系统分为数据采集预处理系统和数据分析显示子系统。STM32F407芯片具有FSMC总线，将可编程控制的AD数据采集模块挂载在该总线上；同时，芯片内置以太网控制接口，方便网络通信模块的实现；也将原始采集数据存储在PC，便于系统的数据备份和后续分析还原；CortexM4内核有强大的信号处理功能，因此将数据滤波等预处理任务放在该芯片上实现，提高整个系统的分析效率。S3C2440芯片在数据SD卡存储、图形交互等方面具有强大的功能，且对嵌入Linux系统的移植非常稳定，因此，本文选择在该芯片上嵌入系统以实现人机交互、数据分析和数据存储。

基于以上2种芯片的特点，本文设计出振动分析系统的整体架构，如图1所示。本系统的设计主要由2块ARM控制板块和CPLD控制模块组成。CPLD是一种用户根据需要自行构造逻辑功能的数字集成电路。本系统的设计中采用Verilog HDL语言进行编程，采集传感器的多通道数据，通道数目设置为32。首先通过信号输入端调理电路对32个通道的传感器模拟信号进行硬件滤波和放大处理，接下来对信号进行A/D转换，通过此电路将硬件调理后的模拟信号转换为数字信号。同时，将各通道数字信号存储在FIFO芯片中。最后，根据ARM处理器数据请求，FIFO存储芯片中振动原始数据将通过FSMC控制器总线送到STM32F407芯片。传感器信号I

2 系统的硬件设计

上文已经论述了系统总体设计方案主要由3个部分组成：第1部分是CPLD时序控制的传感器信号采集模块；第2部分是基于STM32F407的数据采集预处理子系统；第3部分是基于S3C2440数据分析显示子系统。接下来对各部分的硬件设计内容进行详细阐述。

2.1 信号采集模块硬件设计

本文研究的振动测试分析系统需要32路高精度采集通道的传感器数据，在STM32F407处理器外部添加单独的信号采集模块，采用CPLD+FIFO组合控制的方案，ADC芯片对振动信号的采样转换由CPLD时序逻辑芯片控制，信号完成转换后存在FIFO中，当STM32F407请求当前传感器信号数据时，CPL直接经FSMC总线读走FIFO芯片里保存的数据。

2.2 STM32F407控制板块硬件设计

STM32F407控制板块用来预处理振动原始数字信号，并根据用户需求将采集的数字信号发送至PC机进行存储，同时将处理过的数据发送至后端数据分析显示子系统。该处理控制板块是基于意法半导体公司的CortexM4内核STM32F407芯片设计，如图2所示，其中主要涉及芯片内部集成的以太网控制器、FSMC总线控制器和SPI总线控制器。整个系统电路主要由STM32F407系统基本电路和以太网驱动电路等组成。

2.3 S3C2440控制板块硬件设计

S3C2440控制板块用来实现人机界面交互和振动信号的分析处理。该处理控制板块是基于三星公司的ARM920T内核S3C2440芯片设计，如图3所示。整个子系统电路主要由S3C2440系统基本电路、内存芯片电路、SD存储卡电路和触摸屏电路等组成。

3 系统的软件设计

根据系统的硬件分块对STM32F407子系统和S3C2440子系统分别进行软件设计。如图4所示，为本文研究的测试系统中ARM处理器的软件构架设计。

3.1 STM32F407子系统软件设计

该子系统的开发环境采用Keil软件，需要完成的任务包括处理以太网通信数据、CPLD控制采集的传感器信号数据、SPI总线的收发数据、对原始数据的预处理包括去坏点及滤波等。子系统软件的设计流程如图5所示，启动程序后先设置硬件相关驱动和数据位，然后判断S3C2440模块外部引脚启动信号是否有效，再判断定时器标志是否有效，若有效则对AD模块数据采集、预处理、SPI传输和清除标志位进行操作；若无效则根据以太网传输的标志信息进行相关处理。

3.2 S3C2440子系统软件设计

该系统模块主要完成的任务为实现人机交互并对振动数据进行分析，设计原则以S3C2440处理器为核心，嵌入Linux操作系统和图形界面Qt系统来实现系统功能。如图6所示为该子系统软件的设计框架。

4 结语

本文提出的基于双ARM的列车振动测试分析系统将数据采集和分析处理任务进行分工，同时相互协作，提高了系统的整体性能。