一种高性能的功放控制器设计

刘炽锋，郑耀华，刘 斌，章国豪

（1.广东工业大学 信息工程学院，广东 广州510006；2.广州钧衡微电子科技有限公司，广东 广州510006）

一种高性能的功放控制器设计

刘炽锋1，郑耀华1，刘 斌2，章国豪1

（1.广东工业大学 信息工程学院，广东 广州510006；2.广州钧衡微电子科技有限公司，广东 广州510006）

CMOS控制器是射频功放模组的重要单元，它为射频功放提供稳定的偏置点和简单的逻辑控制。采用复用误差放大器和补偿电容的结构，设计出一种高性能的应用于WCDMA手机功放模组的功放控制器。电路采用TSMC 0.25 μm标准CMOS工艺实现，芯片尺寸为840 μm×440 μm。模式切换时间小于1.5 μs，1 GHz下的PSRR小于-10 dB。测试结果表明：输出电压均值为2.894 V，标准差为17 mV，温度系数为-370 ppm/℃，良率为94%。

控制器；功率放大器模组；WCDMA

0 引言

射频功率放大器模组作为手机、平板等手持移动终端的关键零组件和主要耗能部件不能一直处于最大发射功率状态。为满足特定的通信标准并延长电池的续航时间，高效的功率控制对于射频功放模组尤为重要。不同于传统的GSM饱和功放，WCDMA手机功放采用线性功放设计，要求功放的增益恒定，其发射功率由输入信号的功率来调节。因此，WCDMA手机功放模组内部需要控制器模块为功放提供稳定的偏置，从而保证功放在不同的工作环境、不同的工作状态下保持功率增益几乎不变。

区别于当前比较前沿的CMOS全集成方案（如应用于 WLAN的射频功放[1]和高通的RF360射频前端解决方案等），本设计所属的功放模组采用的是业界成熟的GaAs HBT功放+CMOS控制器+多层基板和SMT元件的系统级封装（SiP）解决方案。

1 功放控制器的电路实现

所设计的功放控制器由逻辑模块（Logic）、ESD保护电路、带隙基准源（BGR）和低压差线性稳压器（LDO）组成，如图1所示。

图1 功放控制器结构图

其中逻辑模块将逻辑输入信号转换为内部模块的控制信号，并为射频开关提供逻辑输入；ESD保护电路用于提高CMOS控制器的可靠性；带隙基准源为低压差线性稳压器提供电压基准和电流偏置；低压差线性稳压器（LDO）为功放提供合适的偏置。

1.1 低压差线性稳压器（LDO）

CMOS控制器有多个电压输出端口 （对应于图1中的out0～outN），但同时工作的LDO个数有限且电路结构相同，本设计采用了复用误差放大器（EA）和补偿电容的方案，如图2所示。该方案一方面减小了芯片尺寸（节省了误差放大器和补偿电容），另一方面又保留了每路输出电压的相对独立性。

图2 复用误差放大器和补偿电容的LDO结构

为了减小由偏置电路引入的记忆效应，要求LDO输出电压具有较高的纹波抑制比（PSRR），本设计采用折叠共源共栅结构的误差放大器，如图3所示。其中输入inp为图2的同相输入端，输入inn为图2的反相输入端，Iref由带隙基准提供。LDO输出电压的PSRR由以下三部分组成：第一部分由基准电压Vref经过有限带宽的放大器引入；第二部分从误差放大器（即折叠共源共栅放大器）引入，可忽略不计[2]；第三部分由功率 MOS管引入，可通过并联反馈模型（Shunt-Feedback Model）来分析[2]。

图3 误差放大器电路

图2中运放的补偿电容接到误差放大器的CC端，消除了误差放大器到功率MOS管的前馈路径，不但消除了右平面零点，还增大了误差放大器的第二极点，从而减小了补偿电容值。LDO的第一极点是误差放大器的主极点，第二极点是输出极点。

功放控制器的模式切换时间会影响到用户体验，它主要由LDO的使能时间决定，可通过增大差分输入对的尾电流（即M2的源漏电流）来减小，这样误差放大器对补偿电容和功率管寄生电容充电会更快，缺点是增加了靜态功耗。同时流过M11（M15）的电流也要相应增加，通常设定流过M11（M15）的电流为流过M3（M4）的电流的 1.2～1.5倍[3]。为了减小共源共栅电流镜的失配，M11（M15）和M10（M14）的过驱动电压应分别采用电流匹配和电压匹配的原则设计[4]。为了尽可能减小功率管的靜态电流（可降低靜态功耗），同时兼顾环路增益和电流匹配两个指标，本设计中 M8（M12）的过驱动电压为150 mV左右，M9（M13）的过驱动电压为100 mV左右。

LDO的电压误差直接影响功放的增益误差，假设带隙基准误差、误差放大器输入失调电压和采样电阻失配对LDO的影响统计独立，则LDO的电压误差可由下式得出：

其中Vos为误差放大器的输入失调电压，x为采样电阻的失配系数，Ve为带隙基准的误差电压，通常误差放大器的输入失调电压比带隙基准的误差电压小，可见设计高精度的电压基准非常关键。

1.2 带隙基准源（BGR）

本设计需要产生温度系数为-400 ppm/℃的基准电压，所采用的带隙基准电路如图4所示，其中 M1～M4、R1～R3和 Q1、Q2组成带隙基准的核心电路，M5～M13、R4、R5和 CC组成两级运算放大器，MS1～MS5和 CS组成启动电路，R0和 C0构成 RC低通滤波电路以提升 LDO的PSRR性能。

证明 显然,当α,β,γ中有两个相等时，式(2)取等号，原命题成立.下面对α,β,γ互不相等情况，证明原式成立.

图4 带隙基准电路

启动电路的原理是：当电路没有进入正常工作状态时，Vref1为低电平，M1和M2的栅极均为高电平，这时流过电流镜的电流为 0，由 MS1～MS3组成的有源电阻导通，对电容CS充电，当电容两端电压达到MS4的阈值电压时，MS4导通，把M1～M6、M11和M12的栅极电压拉低，这样运算放大器就开始工作，同时三极管Q1和

Q2也有电流流过，当带隙基准的输出电压建立起来后，MS5管导通，泄放掉电容CS上的电荷并为有源电阻提供了电流泄放通路，此时MS4截止，电路进入正常工作状态。电容CS的作用是保证电路正常启动而不振荡，但是如果选取的电容值过大会延长带隙基准的建立时间。

带隙基准电路有两个反馈环路，其中Q1支路接入两级运放输入管M7的栅极构成正反馈环路，Q2支路接到输入管M8的栅极构成负反馈环路，整个环路总体为负反馈，这样由运放输入端“虚短”可得M7和M8的栅极电压近似相等。记流过三极管Q1的电流为I1，流过三极管Q2的电流为I2；假设Q2与Q1的发射极面积比为m，电流关系为 I1=nI2。 为保证 Vref1和 Vref2相等，有 R2=nR1，这样：

带隙基准的输出有两个节点可供选择，具体选择哪个节点可通过分析两节点的误差电压大小来决定。首先分析运放失调引入的误差，计及运放输入失调电压Vos时带隙基准两节点的电压分别为：

接着分析由电流镜失配引入的误差，假设电流镜M1和M3失配时的电流关系为I1=n（1+x）I2，其中：

计入电流失配后两节点的电压可通过下式得出：

因此由电流镜失配引入的误差电压分别为：

2 仿真和测试结果

CMOS控制器堆叠在HBT Die上面，如图5所示，必须适应更宽的工作温度范围。功放模组的工作温度为-20℃～85℃，本设计中控制器的仿真温度为-20℃～125℃。仿真结果显示，CMOS控制器在所有PVT下LDO输出电压在1 GHz下的PSRR小于-10 dB（如图6所示），输出电压温度系数为-424 ppm/℃ ～-399 ppm/℃ ，LDO使能时间小于1.5 μs（如图7所示）。常温下（27℃）1 000点蒙特卡罗仿真得到输出电压的均值为 2.906 V、标准差为13.6 mV。

图5 CMOS控制器与功放的连接图

图6 输出电压的PSRR仿真结果

图7 LDO使能时间仿真结果

分析三张晶圆的CP（Chip Probe）测试数据得到电压均值为 2.894 V，标准差为 17 mV，良率为 94%。高低温测试得到电压温度系数为-370 ppm/℃左右，其中三个样本的温度系数测试数据如图8所示。测得ESD保护能力达到HBM＞2 kV。

图8 温度系数测试结果

仿真测试结果如表1所示。从仿真和测试数据的对比中可以猜测：三极管器件模型中 VBE和 ΔVBE的温度系数与实际有偏差，导致实测温度系数偏大，进而导致蒙

特卡罗仿真得出的电压偏差比实测小（因为ΔVBE偏差比VBE的大）。

表1 仿真测试结果

3 结论

采用复用误差放大器和补偿电容的LDO结构设计出一种应用于WCDMA手机功放模组的高性能的功放控制器，既减小了芯片面积又保留了各路电压的独立性。电路采用TSMC 0.25μm标准CMOS工艺实现，模式切换时间和PSRR性能均满足系统指标。输出电压偏差小，温度系数比较准，CP测试良率为94%。目前功放模组已批量生产。

[1]刘斌，刘祖华，黄亮，等.2.45 GHz 0.18 μm CMOS高线性功率放大器设计[J].电子技术应用，2014，40（2）：46-48.

[2]Gabriel Alfonso Rincón-Mora.Analog IC Design with Low-Dropout Regulators[M].McGraw-Hill，2004.

[3]ALLEN P E，HOLBERG D R.CMOS Analog Circuit Design[M]. New York：Oxford University Press，2002.

[4]HASTINGS A.The Art of Analog Layout[M].Pearson Education，2001.

Design of a high performance controller for power amplifier

Liu Chifeng1，Zheng Yaohua1，Liu Bin2，Zhang Guohao1
（1.School of Information Engineering，Guangdong University of Technology，Guangzhou 510006，China；2.Guangzhou Junheng Micro-electronics Tech Ltd.，Guangzhou 510006，China）

The CMOS controller is a crucial part of Radio Frequency（RF）Power Amplifier Module（PAM），it provides stable bias and simple logic control for RF Power Amplifier（PA）.We present a high performance PA controller for WCDMA handset PAM，adopting the structure of multiplexing error amplifier（EA）and compensated capacitor.The circuit is fabricated in a 0.25 μm standard CMOS process provided by TSMC and has the die size of 840 μm×440 μm.The mode switch time is less than 1.5 μs and the PSRR at 1 GHz is less than-10 dB.The measured results show that the mean value，standard deviation and temperature coefficient of output voltage is 2.894 V，17 mV and-370 ppm/℃ respectively，the yield is 94%.

controller；power amplifier module；WCDMA

TN432

A

0258-7998（2015）05-0053-04

10.16157/j.issn.0258-7998.2015.05.010

2014-12-07）

刘炽锋（1990-），男，硕士研究生，主要研究方向：模拟集成电路。

郑耀华（1988-），男，硕士研究生，主要研究方向：模拟与射频集成电路。

刘斌（1987-），男，硕士研究生，主要研究方向：模拟与射频集成电路。