无源侦察传感器宽带信道化接收技术研究

王海滨, 解传军, 梁明珅

(1.海军航空兵学院，辽宁 葫芦岛 125001; 2.哈尔滨工程大学 信息与通信工程学院，黑龙江 哈尔滨 150001)

设计与制造

无源侦察传感器宽带信道化接收技术研究

王海滨1, 解传军1, 梁明珅2

(1.海军航空兵学院，辽宁 葫芦岛 125001; 2.哈尔滨工程大学 信息与通信工程学院，黑龙江 哈尔滨 150001)

信道化接收机是无源侦察传感器系统的核心，研究了基于多相滤波结构的信道化接收机的数学模型，并由此模型设计了一个多信道模拟系统，利用现场可编程门阵列(FPGA)对抽取、滤波、快速傅立叶变换(FFT)等模块进行了设计，解决了信号高速实时处理与FPGA处理速度之间的矛盾。最后用仿真实验结果验证了模型和系统实现的正确性。

无源侦察； 传感器； 多相滤波

0 引 言

电子侦察是电子对抗中一个非常重要的领域，作为一种新型的无源侦察传感器，在军事领域起着至关重要的作用，无源侦察传感器具有比雷达更大的作用距离，可在更大的范围内发现目标，已经成为飞机不可缺少的传感器。随着雷达技术的飞速发展，电子对抗面临越来越复杂的信号环境，而作为无源侦察传感器中的侦察接收机也经历了几个发展阶段，从早期的模拟接收机发展到窄带中频数字接收机[1]。随着数字信号处理技术和相应器件水平的提高，宽带数字侦察接收机逐步发展起来，宽带数字侦察接收机具有设备量小、算法灵活、功能易于扩展等优点[2]。在实现宽带接收机时，存在最主要的问题就是如何在处理器中实时地处理高速A/D转换器采集到的辐射源信号。一般传统的数字信道化接收机采用短时傅里叶变换技术，这种结构的数字接收机在具有高时频分辨率的需求时，对处理器的处理速度提出了更高的要求。

本文主要研究在传统接收机的基础上引入了多相滤波的结构，并给出了基于现场可编程门阵列(FPGA)的系统实现方法。

1 宽带数字信道化接收机模型

1.1 无源侦察传感器系统组成

无源侦察传感器能通过侦收、测量、分析确定辐射源的信号特征，进而确定目标平台的类型[3]。无源侦察传感器系统的主要组成如图1所示，主要包括侦察接收天线、侦察接收机、信号处理单元、数据库、显示告警单元以及电源组成。其中,侦察接收机是侦察传感器中的核心单元，能对天线接收到的信号放大、变频和参数测量，并经过数字采样后变成数字信号，作为信号处理机的输入信号。

1.2 多相滤波的基本原理

对于信道化接收机而言，其抽取器位于滤波器之后，所以,当抽取率很大或者滤波器的阶数很高时，计算效率将成为限制系统性能的重要因素[4]。图2给出了基于低通滤波器组的实信号信道化接收机的实现结构。

图1 无源侦察传感器系统的结构

图2 基于低通滤波器组的实信号信道化接收机

这里，引入多相滤波器结构，多相滤波结构是从抽取滤波转换而来的[5]，其本质是将传统抽取滤波中先滤波、再抽取的处理过程，通过数学推导，变换为先抽取，再滤波的过程，这样就大大降低了计算量。

从图2中可以看出:多相滤波器是由D组按一定方式抽取而成的通用有限冲击响应(finite impulse response,FIR)子滤波器组成的。实现多相滤波器设计的步骤为：首先按照抗混叠滤波器的参数要求[6]，按照一定的设计准则，根据原型理想低通滤波器的频率响应确定所需要的滤波器类型和阶数N，得到对应冲击响应h(n)，然后根据式(1)确定多相滤波器

hk(n)=h(nD+k),k=0,1,2,…,D-1.

(1)

1.3 改进后的实信号信道化接收机建模

由图2可得到第k信道的输出为

(2)

其中，yk(m)为经过抽取后的第k路输出信号。定义

(3)

则有

(4)

假设

xp(2m)=⎣Sp(2m)ejωk2mD」·hp(2m),

(5)

则

(6)

(7)

(8)

其中

(9)

(10)

改进后的信道化接收机数学模型可以根据上述公式得出，如图3所示。

图3 改进后的信道化接收机模型

2 信道化接收机的FPGA实现方法

对于多通道数字接收机的实现方法，既可以通过多通道数字下变频来实现，也可以由数字信道化接收机来完成[7]。对应的数字信号处理器件主要有数字下变频(DDC)芯片和IPCORE，而DDC芯片主要是针对窄带数字接收机，如INTERSIL公司的HSP50216，其最高输入数据率为70MSPS，能处理的最大信号带宽为1MHz，NCO分辨率为0.012Hz，通道数为4，最大抽取数为65 536，可以实现对AM,FM,BPSK,QPSK,FSK和DPSK等调制方式的信号进行处理[8]。一般情况下,DDC芯片的处理速率在100MSPS左右，50MHz带宽，通道数一般为4，显然,在雷达信号测量时是满足不了需求的。IPCORE则可适用于窄带和宽带系统，如PENTEK公司的IPC422，可以实现最大处理采样率296MSPS，最大处理带宽为148MHz，窄带系列的信道数为32。尽管IPCORE的使用灵活，指标更高，但适用范围较窄，且价格昂贵[9]。因此，选用FPGA实现多相滤波数字信道化接收机的功能，此种设计方案具有较好的实用性，并且在类似的设计中具有较强的通用性。

综合考虑以上因素，采用Altera公司Cyclone系列FPGAEP1C6进行多相滤波数字信道化的硬件设计，开发工具为QuartusⅡ。具体数据流程是将A/D转换后的数字中频信号的载波频段平均分成16个子频段并分别下变频到基带，FPGA主要功能则是实现数据预处理单元、多相滤波器组和快速傅里叶变换(FFT)，采用VerilogHDL进行硬件设计，并通过Modelsim工具进行综合仿真。

通过FPGA来实现多相滤波器组信道化接收机主要根据图3所示的数学模型进行设计。接收机处理的输入信号带宽为100MHz，经过A/D转换，带通采样频率为200MHz，采用多相滤波技术对数字中频信号进行信道划分、下变频、滤波和降速处理。设计中把信号覆盖带宽分成16个子频带，每个子频带带宽为6.25MHz，便于后续DFT运算时采用FFT来实现。经过多相滤波器组信道化接收处理，不同频段的信号被分配到不同指定信道，所接收覆盖带宽内的信号被分配到各个不同的信道进行输出，其余各信道为带外信号。在系统实现过程中采用QuartusⅡ软件完成对FPGA的逻辑设计，多相滤波信道化接收机的电路结构主要包括延迟抽取、FIR滤波、FFT模块，各个模块均采用VerilogHDL编写。

FIR滤波模块主要实现对各信道信号的滤波功能，每个信道的滤波器均是低通原型滤波器的多相分量，系统设计中多相滤波器组由16个子滤波器组成，每个子滤波器为16阶，原型低通滤波器参数是：通带频率3.2MHz，阻带截止频率为3.5MHz，通带纹波1dB，阻带衰减60dB，低通原型滤波器阶数为256。根据多相滤波器组与低通原型滤波器的系数关系，可以得到多相滤波器的各阶系数，滤波器系数量化为16bits。信道化接收机的重点则是FFT设计，系统中实现了32点并行基2复数FFT，对于FFT的设计实现采用流水线结构，根据32点蝶形运算算法，在每一级只设置1个蝶形运算单元，由2个累加器和3个旋转因子乘法器组成，前两级运算只涉及加减法运算，后三级运算中涉及到乘法运算，采用流水线结构，能缩短组合逻辑间的延时，从而提高系统信号处理的速率。

3 仿真实验与分析

为了验证无源侦察传感器信道化接收系统设计的正确性，还进行了仿真实验。由于要验证信道化接收是否能完成对前端输入信号的预期处理功能，因此,需要给系统输入相应的数字信号，并且数据输入速率为200MHz，输入的信号为线性调频信号，将已调信号作为作为A/D采样后的数字信号，在QuartusⅡ仿真软件中作为系统的输入信号，并进行综合仿真，得到系统的输出结果，并将其存入。TBL文件，最后通过读取.TBL文件中的结果数据，绘制出输出信号的波形，仿真结果如图4所示。

图4 信道化接收机输出信号波形与幅值谱

图4给出了第6信道输出信号，通过输出结果与输入信号比对，发现通过多相滤波信道化接收机的波形失真较小，并且没有输入信号的其它各信道输出为零。可见，系统设计的多相滤波信道化接收方法能够很好地实现对宽带信号的接收，从而验证了基于多相滤波宽带信道化接收技术的正确性和可行性。

4 结 论

本文重点研究了基于多相滤波结构的信道化接收机系统的设计技术，FPGA具有高速数据处理能力和大量的乘法器、存储器以及逻辑单元，在数字滤波器设计方面有显著优势，这些都为无源侦察传感器宽带信道化接收技术研究提供了条件。本文建立了宽带数字信道化接收机模型，给出了采用FPGA对抽取、滤波、FFT等模块进行设计的具体方法，仿真实验验证表明：本文提出的宽带信道化接收技术是正确的、高效的和灵活的。

[1] 马昆林,亢春梅.国外机/舰载传感器的发展现状[J].传感器与微系统,2009,28(5):1-3.

[2]TsuiJBY,StephensJPSr.Digitalmicrowavereceivertechnology[J].IEEETransactionsonMicrowaveTheoryandTechniques,2002, 50(3):699-705.

[3] 刘 平,靳成英,陈曾平.一种基于短时FFT的宽带数字侦察接收机设计[J].信号处理,2008,24(6):988-991.

[4] 周 欣,吴 瑛.基于多相滤波的宽带接收机信道化算法研究[J].现代雷达,2006,28(11):71-74.

[5] 王旭东,刘 渝.全并行结构FFT的FPGA实现[J].南京航空航天大学学报,2006,38(1):96-100.

[6] 杨小牛,楼才义,徐建良.软件无线电原理与应用[M].北京:电子工业出版社,2001:21-87.

[7] 胡广书.数字信号处理(理论、算法与实现)[M].北京:清华大学出版社,2004:179-191.

[8] 吴继华,王 诚. Altera FPGA/CPLD设计(高级篇)[M].北京:人民邮电出版社,2005.

[9] 王永明,张尔扬,王世练,等.基于多级信道化的超宽带搜索接收机设计与实现[J].信号处理,2010,26(1):121-126.

Research on wideband channelized receiving technology for passive reconnaissance sensor

WANG Hai-bin1, XIE Chuan-jun1, LIANG Ming-shen2

(1.Naval Air Force College, Huludao 125001, China;2.College of Information and Communication Engineering, Harbin Engineering University,Harbin 150001, China)

Channelized receivers is the core of passive reconnaissance sensor system,a math model for channelized receiver based on polyphase filtering structure and a multichannel simulation system is designed based on this model, the extract, filtering and FFT modules are designed based on FPGA,the contradiction between signal high-speed real-time processing and FPGA processing speed is solved. At last, the simulation experimental results verify the model and system realization is correct.

passive reconnaissance; sensor; polyphase filtering

2014—11—07

10.13873/J.1000—9787(2015)02—0073—03

TN 971

A

1000—9787(2015)02—0073—03

王海滨(1982-),男,内蒙古赤峰人,讲师,研究方向为电子对抗、信息对抗等。