16.8GHz 4分频器芯片设计

吴南民 卢彦民

【摘要】本文设计的16.8GHz 1：4分频器是由两个1：2分频器构成，1：2分频器采用单时钟动态负载锁存器结构。由于它们工作在不同的速率上，虽然结构相同，但参数配置不同，分别以高速和低功耗为优化目标进行电路设计。仿真结果和流片测试结果均表明在该芯片在16.8GHz下可以实现4分频功能。

【关键词】4分频器；高频传输；芯片设计

一、引言

分频器广泛应用于光纤通信、无线通信、测试系统等各种电路与系统中。在光纤通信系统中，欲将高速数据分接成多路低速数据是由分接器来实完成的，而分接器中必需由分频器将高速时钟变成低速时钟。在无线通信系统中，精确的载波是由频率合成器提供的，而频率合成器中，也必须借助分频器才能实现高精度低频时钟信号到高精度高频载波信号的转换。这两种情况下分频器都是工作在最高频率的电路之一。因此高速分频器集成电路的研究具有重大的现实意义[1]。

由于单时钟动态负载锁存器采用动态负载技术、开关管是共栅极组态，可以工作到很高的频率，而且输出信号幅度较大[2]。所以本文采用单时钟动态负载锁存器来构成分频器。

二、电路设计

1.总体结构

1：4分频器的结构框图如图1所示，电路的核心部分是框图中间的部分即两个1：2分频器和它们之间的连接电路。第一个1：2分频器工作在最高频率上，第二个1：2分频器工作在相对低的频率上，为便于区分这两个分频器，把它们分别称为高速1：2分频器和低速1：2分频器。因为要对电路进行测试，就要考虑端口的阻抗匹配、电平匹配、信号幅度等要求。为解决这些问题，电路中增加了输入和输出部分。输入部分要实现输入阻抗匹配和对输入信号进行一些处理等功能。输出部分是保证测试时的匹配以及得到一定的信号幅度。

测试结果分析：

1）电路设计时将输入信号幅度设计为600mV，此时单端转双端电路工作状态最好。增大输入信号幅度时分频范围不会有很大变化。测试结果与模拟结果有类似情况，只是分频器可以工作的最高频率下降，分频范围减小。

2）芯片上留有一个焊盘作为参考电压，模拟时该值为0.7V。也对该值进行了测试，电压值为0.72V。改变这个值会影响分频器的工作。但增大电压值或减小电压值，电路的性能都会变差。

五、结束语

芯片设计的各个环节都是密不可分的。电路设计和版图设计要相互结合，在电路设计的过程中就应该考虑到版图是否能实现，电路设计中元器件的选择要考虑到版图中的精度、面積等。在版图设计时要考虑到能否进行测试和怎样测试并尽量增加测试的可控性，同时需要考虑面积问题。另外，在电路设计中不能存在太敏感的点，在版图设计中要注意多引入一些可控制的输入端和焊盘，这样才能提高电路的稳定性和可测性。

本设计电路成功地实现了预期功能，说明采用的结构和设计方法是可行的，该分频器集成电路的设计、制造及测试对相关集成电路设计有一定的启发意义。

参考文献

[1]楼立恒.CMOS宽带分数分频频率综合器的研究与设计[D].浙江大学，2013.

[2]陈贵灿，邵志标，程军.CMOS集成电路[M].西安：西安交通大学出版社，2000：2-4.

[3]Design and nosie analysis of a fully-differential charge pump for phase-locked loops[J].半导体学报，2009（10）.

[4]HongMo Wang.A 1.8V 3mW 16.8GHz Frequency Divider in 0.25mm CMOS.IEEE International Solid-State Circuits Conference，pp.196-197，2000.

作者简介：

吴南民（1968—），男，江苏南京人，大学本科，高级工程师，现供职于南京模拟技术研究所，研究方向：激光编码和嵌入式电路。

卢彦民（1983—），男，江苏南京人，硕士，助理工程师，现供职于南京模拟技术研究所，研究方向：集成电路和嵌入式电路。