在VIA黄光成孔阶段降低芯片的转速以便加大工艺的可容性

张立莉

摘 要：文章是在讨论逻辑制程中，由于芯片设计问题产生的天线效应，通过减小芯片在显影后冲洗时的芯片的转速来消灭天线效应， 增大工艺可容性的过程。

关键词：芯片；转速；可容性

天线效应介绍：

Antenna Effect （天线效应）：由于芯片的设计问题，使得后段制程的金属线容易积聚了大量电荷，并沿着设计制造有弱点的也就是不完善的地方一直影响到前段制程的这种类似于天线的效应。

这种问题到目前为止并没有非常有效的设计规定去规范，并且它在实际生产过程中很难被发现到，因为它与芯片的设计有着密切相关，芯片电性测试 （Wafer Acceptance Test）并不能有任何的显示，最多只能在良率（Chip Probe）测试时发现问题 。

VIA 黄光成孔工艺介绍：

VIA黄光成孔工艺的流程图：

在VIA黄光成孔阶段降低芯片的转速以便加大工艺的可容性：

由于DI-water是不导电的，在VIA黄光成孔工艺中接触的表面是IMD-氧化物层，氧化物层也是不导电的两种不导电的物质相互摩擦会产生静电效映。

在进行芯片冲洗的时候，芯片在高速旋转，加大了摩擦力，使其更容易产生的电荷， 并且这些电荷由于不能够被有效的释放而聚集 。

又因为工艺的可容性的不足， 产生的电荷沿着 设计制造不完善的地方，一直串到了栅极氧化层， 甚至产生了栅极氧化层损害 。

控制芯片在显影后冲洗时的转速，可以有效的解决这个问题。因为芯片低速旋转，不仅能减小摩擦，是产生的电荷降低，而且低速旋转可以使电荷有足够的时间去释放，从而减少电荷沿着weak point从而损害到前段制程的可能性。endprint