基于FPGA的三分量地磁数据采集系统

张雷

摘 要：硬件平台是整个FPGA的三分量地磁数据采集系统的核心部分，系统主要由磁通门传感器、低通滤波器、AD转换模块、片内数字信号处理模块、通信模块和电源模块组成。

关键词：硬件平台；三分量地磁数据采集系统

1 系统性能指标

⑴采集速率：AD采样率为303Hz；⑵AD分辨率：AD的有效分辨率为20.8bit；⑶模拟信号幅度：-10～+10V；⑷采集通道：3路；⑸与计算机接口：RS232串口；⑹供电方式：直流5V。

2 磁通门传感器

采用英国巴廷顿公司的三轴磁通门传感器模块Mag-03，全量程范围是土100uT，可以输出三分量的模拟电压信号，频带宽度从直流到3KHz，噪声<10pT。Mag-03有着出色的低噪音控制和温度稳定性，并有多种不同的封装形式以适应不同的使用环境。

3 低通滤波器

为了最大程度的保留有用信号，滤除高频干扰信号，采用有源低通滤波器对信号进行低通滤波，滤除信号中里的高频噪声，并最大程度的消除频谱混叠现象对信号采集造成的影响。采用巴特沃斯滤波器，其幅频响应在通带中具有最平幅度特性，但是通带到阻带衰减较慢。选择二阶有源低通滤波器电路，即n=2。运用OP4177完成了一个二阶的巴特沃斯低通滤波器，其截至频率为3.5KHZ。

4 AD转换电路

数据采集是将连续的模拟信号，按照一定时间间隔采样得到离散时间信号，再经过量化变为量化信号，最后编码转换为数字信号。本系统的ADC采用了AD7734。电路原理如图所示：

部分引脚功能介绍：

SCLK： 串行时钟输入。将一个外部串行时钟加于这一输入端口，以访问AD7734的串行数据。该串行时钟可以是连续时钟以连续的脉冲串传送所有数据。反之，它也可以是非连续时钟。

：逻辑输出，这个输出端上的低电平表示AD一次转换完成数据寄存器内的数据已更新。完成数据读操作以后， 回到高电平。如果两次输出更新之间，不发生数据读操作， 将在下一次输出更前时间返回高电平。 处于高电平时，不能进行读操作，以免数据寄存器中的数据正在被更新，数据寄存器更新完成以后， 将返回低电平。

5 FPGA最小系统

FPGA芯片选择了Altera公司的Cyclone II系列的EP2C8Q208C。Cyclone II系列[1]FPGA的内核工作电压为1.2V。本设计的电路板采用5V电压输入，利用LTC3614电源管理芯片降压分别得到1.2V的内核电压和3.3V的IO管脚电压。

板载50MHz有源晶振，为系统提供精准的时钟源。手动复位在系统中用的不多，因此只设计了简单的阻容复位电路。

配置芯片选用Altera公司的串行配置芯片EPCS4SI8N，其容量为4Mbit.EP2C8Q208 FPGA芯片是SRAM结构，带电情况下可以将程序直接通过下载线下载到片内运行，但是掉电数据就丢失，所以为了掉电数据保存，需要在FPGA片外扩展程序存储器，扩展EPCS4就是这种目的。

FPGA的配置方式主要有两种：

AS方式：对AS配置芯片（ECPS系列）进行编程，掉电数据不丢失；

JTAG方式：可以对FPGA、CPLD以及Altera配置芯片（EPC系列）编程，掉电数据丢失。

根据FPGA的配置特点，电路板上设计了AS和JTAG两种配置接口，在开发调试时使用JTAG接口，可以节省时间，提高开发效率。在需要将程序固化时，使用AS配置方式。

6 串口电路

设计中AD转换完成的数据经串口发送到PC端。由于RS-232的接口电平与FPGA器件的I/0接口电平不一致，FPGA的标准逻辑“1”对应2V～3.3V，辑“O”对应0V～0.4V。而RS-232采用负逻辑方式，逻辑“1”对应-15V～+15V，标准逻辑“0”对应。所以需要一个电平转换，这里我们用了最常用的转换芯片MAX3232，这款芯片MAX3232具有二路接收器和二路驱动器，采用专有低压差发送器输出级，利用双电荷泵在3.0V至5.5V电源供电时能够实现真正的RS-232性能，器件仅需四个0.1uF的外部小尺寸电荷泵电容[2]。MAX3232确保在120kbps数据速率，同时保持RS-232输出电平。选取FPGA的其中两个通用I/O引脚与MAX3232对应的引脚相连，通过其接入RS-232标准串行接口便可与PC进行串行通信。

7 电源电路

系统采用5V电池供电。利用LTC3614电源管理芯片降压分别得到1.2V的内核电压和3.3V的IO管脚电压。利用LT3582电源芯片升压得到 电压为磁通门传感器供电。

[参考文献]

[1]Altera，Inc.FPGA_Cyclone Handbook.www.altera.com.

[2]Maxim，Inc.MAX3232 Data Sheet.www.Maxim.com.