数字化变电站数据采集器的设计

张 艳，郝润科，陈鑫丽

(上海理工大学 光电信息与计算机工程学院，上海200093)

在电力系统中，变电站承担着电网运行中电能的转换、分配、控制以及管理的任务，在电网安全与系统经济运行方面发挥着至关重要的作用。为了保障整个电力系统运行的安全性、可靠性与经济性，调度监控中准确地掌握整个系统的运行状态，能够及时对监测到的数据进行分析，以便快速做出正确的判断及决策。

变电站的监视控制系统完成对变电站内数据采集与控制，是变电站综合自动化的重要组成部分。而数据采集系统是变电站的监视控制系统的中心环节,也是最基础的部分，其采集量的实时性、精度与准度对配电自动化起着决定性的作用[1]。本文设计了采用DSP作为采集器系统的主要核心处理器，并在DSP内部嵌入μC/OS-II实时操作系统实现数据的同步采集和传输，较好地满足了系统高实时性和精度的要求。

1 采集器整体设计思想

采集器硬件电路的总体架构如图1所示,主要由 DSP、CPLD、A/D采样保持器、外扩 Flash、信号调理电路和电源等部分组成。从一次侧设备中的PT/CT采集过来的电流及电压信号[2]，通过光耦隔离进行变换后，再经过二阶滤波器进行滤波传送至A/D转换电路，A/D转换电路输出数字信号至DSP，DSP对所得到的数据进行傅里叶变换,计算出电流、电压信号量的有效值，再通过外扩的Flash存储器对采集的数据进行存储，同时送到串行缓冲器中等待合并器的读取。

2 采集器硬件电路设计

2.1 采集器信号调理部分

信号调理电路主要是对采集的数据信号进行变换和二阶低通滤波。

2.1.1 电压电流信号的电平抬升

由于从一次侧设备中的互感器副边输出的是交流信号,存在正负特性,而 ADS8364模块参考电压为 2.5 V，只能转化0～2.5 V范围内的电压，故交流模拟量信号在采样前需要进行信号的调理，使其波形处于0～2.5 V范围内。本文采用运算放大器实现这一部分的处理。电路如图2所示。

2.1.2 采集器前端滤波电路

将三相交流电压、电流信号经过互感器变换后的小电压、小电流信号经过二阶低通滤波器滤波，然后输出给ADS8364模数转换器。根据奈奎斯特采样定理的要求,对信号的采样速率fs要高于最高模拟信号频率fh的2倍,通过二阶低通滤波器进行滤波,截止频率为 50 Hz，保证低频信号的频宽。其电路如图3所示。

2.2 ADS8364接口电路的设计

图3 二阶低通滤波电路原理图

为了满足系统实时性、高精度的设计要求，数据采集模块中A/D采样高速、多通道和同步采样非常重要。A/D转换器作为系统的核心器件,首先根据系统来选取16位低功耗的A/D转换器。因此,本系统选用ADS8364模块，能够使系统的整体性能和精度得到保证。

ADS8364接口电路的设计如图4所示，在该接口电路中，接口电路的控制器主要是LC4128V，同时也是ADS8364接口电路的核心部分。控制ADS8364来选择要转换的数据通道,产生ADS8364的片选信号、转换时钟信号、转换开始信号等是它的主要作用。当TMS320F2812写入地址202FH时，同时外部地址总线上的写信号XWE有效时,能够通过内部逻辑电路产生ADS8364模数转换器的起动信号ADCONVST，这样才能够进行转换第一个6路的模拟输入量[3]。当此6路模拟量完全转换后，A/D模数转换器接口控制芯片再次启动其他的模拟量的转换，前后两组6路转换的模拟量通过TMS320F2812处理器进行处理。

2.3 CPLD接口电路的设计

在一般情况下，利用小规模逻辑器件译码的方法不能够满足DSP系统需要的时候，DSP系统需要从外部扩展快速CPLD部件来配合使用[4]。由于CPLD具有时序严格、速度较快、可编程性好等优点，因此CPLD适合于实现译码和专门逻辑电路。

本系统采用外扩CPLD的方式来增加I/O功能，CPLD选择 Lattice公司的LC4128V。LC4128是ispMACH4000中的一种,在速度和低功耗方面都具有优良的性能,其支持的I/O 电压标准有三种：3.3 V、2.5 V 和 1.8 V。 DSP 与 CPLD接口电路如图5所示。

2.4 开关量输入部分电路设计

图4 TMS320F2812与ADS8364接口电路

数字化变电站采集器还需要采集如断路器、隔离开关状态等开关量，为了使采集器与强电部分在电气上完全隔离，故两者之间使用光电耦合的方式连接，以提高抗干扰能力和响应速度。开关量输入转换部分用输入缓冲器来对外部信号起缓冲整形的作用[5]。开关量的输入是DSP通过选通端的控制来实现，电路如图6所示。开关量信号通过TLP5214光电耦合器进入74LS244缓冲器缓冲后，送至DSP数据总线。74LS244芯片通过片选端接收CPLD输出信号,并将此信号送至DSP的地址总线，即实现由CPLD输入开关量到TMS320F2812芯片I/O空间的映射。

图5 DSP与CPLD接口原理图

图6 开关量输入模块电路

2.5 外扩存储器的接口电路设计

在数据保存方面，TMS320F2812中片上存储仅有256 KB，还有16 KB的SRAM，无法满足存储数据的需要。需通过扩展256 KB SARAM和512 KB Flash ROM的寻址空间访问外部存储器，在系统的采集器装置上，存储的总容量是768 KB，能够满足采集器对所采集数据进行保存的需要。

本设计选用 IS61LV25616(256K×16bit)和SST39VF800，其主要的数据访问时间分别是10 ns和70 ns。鉴于TMS320F2812主要采用统一寻址形式，所以选择作为程序存储器和数据存储器可以直接扩展的SARAM和Flash ROM。同时，为了保存掉电不丢失系统中的数据，扩展了 32 KB EEPROM,选用DS1230，32 K×8 bit,用2片组成32 K×16 bit。外扩存储器与TMS320F2812的接口电路，将SARAM分配在ZONE2，地址范围为0x80000～0xBFFFF，片选信号与DSP的XZCS2相连。EEPROM分配在ZONE6,地址范围为 0x10000～0x107FFF,片选信号为 CS1、CS2、CS3，外部存储器扩展电路如图7所示。

图7 外部存储器扩展电路图

3 系统软件设计

采集器是数字化变电站系统的最底层的独立采集处理终端，采集器的主要功能是负责对模拟量、数字量的采集及继电器的控制(开关量的输出)，另外需要与上层的合并器进行数据通信,主要是将采集到的数据上传，并接收同步信号、时钟信息，以及设置信息。

本系统软件的程序中将数据采集器定义为一个结构，包括相关的变量和采集器相关的操作函数，如采集器的设备号、采样频率、接收和发送缓冲区及A/D数据读取、组帧、解析帧函数。数据采集及其处理部分的程序流程图如图8所示。

本文所设计的数字化变电站数据采集器系统中以TMS320F2812作为主要核心处理器，并在其内部嵌入μC/OS-II实时操作系统实现数据的同步采集和传输，较好地满足了系统高实时性和精度的要求。不仅减少了数字化变电站在一次侧和二次侧设备维修、监控等方面的费用，同时对提高整体系统运行的稳定性和可靠性等方面起到至关重要作用，是一种比较理想的智能采集系统，具有很好的发展前景。

[1]沈国荣.变电站自动化发展综述[J].江苏电机工程，2000,12(19):1-5.

[2]蒋卫,杨华云,江波.高压三相组合互感器三相检定方法及其实现研究[J].电测与仪表,2011,48(7):46-49.

[3]宋立业,李逃昌,彭继慎.基于CPLD的F2812和AD7865的接口电路设计[J].电气技术,2009(2).

[4]崔桂磊,商建东.基于TMS320VC5410的实时信号处理系统的设计[J].电子工程师,2003(2):50-52.

[5]Zhou Jun,Li Zhixia,Lu Yong.The development of the on-line power quality monitoring systembased on DSP[J].Electrical Measurement and Instrumentation,2007(7).

图8 系统的主流程图