同步降压式转换器芯片带隙基准源的设计

林一超 张晓波 陈小鸥 屈磊 王瑞

【摘要】采用CMOS工艺设计了同步降压式转换器芯片中的带隙基准电压源电路，并用CSMC 0.35μm混合CMOS工艺模型进行了仿真。基准电压1.2V，在2V～5V输入电压范围内输出电压变化小于0.5mV。-40℃～120℃温度范围，输出电压温度系数小于30ppm。并且电路有使能控制和软启动功能，具有较低功耗和良好的瞬态响应。

【关键词】带隙基准;同步降压;软启动

1.引言

近几年来，便携式电子产品的迅速增长是电源管理技术发展的最主要推动力，不仅带动了电源管理芯片市场成为电子领域持续关注的热点之一，而且要求电源具有更高的效率、更大的功率密度，还要求电源占有更小的体积，并具有更高的可靠性和更低的成本。在高性能、高功率的转换器中使用同步整流的好处是可以获得更高的效率、更低的功耗、更佳的热性能、更好的品质[1]。同步降压式转换器芯片内部包含误差放大器、振荡器、内部稳压器、PWM比较器、MOS驱动、过温过流保护等电路。其中内部稳压器的性能对整个芯片具有重要影响，而内部稳压器的核心是带隙基准电压源电路。

2.等效架构和基本原理

在当前的模拟电路应用上常常需要一个能够不因电源电压以及温度的变化而产生太大变动的稳定参考电压，以提高整体电路的精确度、可靠度及良率，或是提供一参考电压以利监督电源或是其他电路的工作正确性等等，是应用极为广泛的重要电路。带隙参考电压源电路的工作原理为利用电路中产生的电压或电流，设计出具有正温度系数与负温度系数的相关物理量，将其加以适当处理，使其温度效应相互抵销，已得到不随温度变化的电压。

图1 带隙基准源的基本原理图

当前CMOS工艺中最常用的带隙基准电压电路是利用工艺中寄生的双极型晶体管中的VEB是一个负温度系数的物理量（约为-2.2mV/℃），而再利用与温度成正比的物理量VT=kT/q作为我们所需的正温度系数（PTAT，与绝对温度成正比）发生器，其对温度的变化约为0.085mV/℃，再加以乘上适当的比例系数K以相互抵销温度效应，如图1所示。即：

（1）

其中。VT由两个晶体管之间的VEB差值△VEB产生。由双极型晶体管的电流电压关系可得到如下关系式[2-3]：

（2）

图2 带隙基准电压源等效架构图

图2是常见的带隙基准的等效架构电路。利用运算放大器的高增益特性，在负反馈时其输入端电压差几乎为零，即达到虚短的特性，即V1=V2。利用公式（2），可以导出在电阻R2上的压降为：

（3）

式中，A1、A2是Q1、Q2管的发射区面积，取Q1的面积是Q2的N倍。由于V1=V2=VEB2，则VR1=VR3，I1R1=I2R3，代入（3）式得：

（4）

于是：

（5）

（6）

故VREF为：

（7）

从公式（7）可得到基准电压只与PN结的正向压降、电阻比值以及Q1和Q2的发射区面积比有关，当基准建立之后，基准电压与输入电压无关。无论对于正的或负的温度系数的量，我们推导出的与温度无关的电压都是依赖于双极型器件的指数特性。在CMOS工艺中一般采用图1所示的纵向PNP管结构得到所需PN结[4]。N阱中的P+区（与PMOS的源漏区相同）作为发射区，N阱本身作为基区，p型衬底作为PNP管的集电区，因此该晶体管集电极必然接到最负的电源。

3.具体电路实现

带隙基准的实际电路如图3所示。所有的电流偏置都采用共源共栅式结构，增大了输出阻抗，减小了电源电压的影响，提高稳定性。运算放大器AMP采用二级运算放大器结构，M0、M1为差分输入级，M2、M3为有源负载，M22、M23，M33、M32为第二级放大。R1、R2、R3、R4、R5和Q1、Q2及运放构成了带隙基准核心电路，R4的存在是为了得到输出基准VREF理论上95%的分量VREFp95，该电压用于保护电路。为了提高电路灵活性，减小电路的损耗，增加了使能控制信号ENCR，ENCR高电平时，使能管M4、M5、M34、M36、M29导通，电路关断。ENCR为低电平时，使能管截止，电路正常工作。系统刚上电时，基准启动模块通过信号线SU对电容C0充电，当充电到使M32和M33导通时，电流偏置建立起来，运放开始工作，基准启动。当基准电压达到一定值，启动模块关闭，此时电容C0成为第一级与第二级放大器之间的频率补偿电容，适当调整其电容值，可调整运算放大器的相位裕度，保证整个电路的工作稳定性。

图3 带隙基准源实际电路图

4.模拟仿真结果

使用华大九天的Aether集成电路设计平台对所设计的电路进行了电路绘制和仿真，使用CSMC 0.35μm 1P4M混合CMOS工艺，在仿真中进行了工艺角corner分析，分别仿了tt，ff，ss三种情况。

4.1 输出电压随输入电压变化

图4 输出电压随输入电压变化仿真结果

从仿真结果看，当输入电压大于1.5V时，模块就能正常工作，输出电压稳定，在2V～5V范围内输出电压变化小于0.5mv。三种情况下输出电压总偏差小于30mV，而这个偏差主要是因为VEB的离散性造成的，当对带隙基准的精确性有较高要求时，可以添加修调电路，在芯片加工完成后根据实测情况调整电阻值从而调整输出基准电压达到所需要求。

4.2 温度特性仿真

图5 输出电压随温度变化仿真结果

在-40℃～120℃范围内，tt情况下输出电压温度系数为23ppm，ff情况下温度系数为22ppm，ss情况温度系数为30ppm，工作温度范围较宽，温度系数较小。

4.3 瞬态仿真及使能端作用

从图6的仿真结果可以看出，启动时间小于30微秒。ss状态下启动最慢。当ENCR使能控制端为低电平时正常工作，为高电平时没有输出，进入关断模式，图7是正常工作与低功耗模式时电源电流的对比。

图6 瞬态仿真结果

图7 使能端的作用仿真结果

图8 基准电压源电路核心版图

可以看到，正常工作电流几十微安，而关断模式电流只有几nA，功耗很低。

5.版图设计与流片结果

上述的仿真结果都是建立在理想起码模型基础上的，实际加工过程中由于加工得到的器件参数的偏差造成一定的误差。MOS管不匹配会造成运算放大器输入失调，而电阻和PNP管的影响由公式（7）可以得知其绝对值的变化不太会影响到电路特性，其相对比例关系影响较大。

图9 基准电压源电路芯片照片

器件的对称性和匹配性要靠版图布局加以改善，同时器件参数的选取也很关键，如选择电压系数和温度系数较小的多晶硅电阻，使用较宽的电阻条宽度，在面积允许的条件下使用较大发射极面积的PNP管，适当增大运放输入差分对管的沟道长度等。图8为所设计的核心版图，不包含I/O pad的面积大约为475×200μm2。图9为加工后的芯片照片图。

6.结束语

本文对同步降压式转换器芯片中的带隙基准电压源电路进行了设计，并用华大九天的Aether设计平台进行了详细的仿真分析，结果表明电路具有较好的电压稳定性和温度特性，并且电路有使能控制和软启动功能。该电路进行了版图设计，参加了第三届“华大九天杯”大学生集成电路设计大赛，并采用CSMC 0.35μm混合CMOS工艺流片。该电路适应性强，经过简单修改就可作为其他模拟集成电路的基本模块。本文受北京市大学生科学研究与创业行动计划项目资助，特此致谢。

参考文献

[1]赵睿，张波.同步整流关键技术及其主要拓扑分析[J].电路与系统学报，2004，6，9（3）：100-104.

[2]毕查德拉扎维.模拟CMOS 集成电路设计[M].西安交通大学出版社，2003.

[3]王红义，王松林，来新泉，等.CMOS 电压基准的设计原理[J].微电子学，2003，33（5）：415-416.

[4]Song B S，Gary P R.A Precision Curvature-Compensated CMOS Bandgap Reference.IEEE Journal of Solid-state Circuits，Dec.1983，SC-18： 634-643.

作者简介：林一超（1992—），福建莆田人，大学本科，现就读于北方工业大学信息工程学院。

通讯作者：张晓波（1971—），高级实验师，现供职于北方工业大学信息工程学院微电子学系，主要研究方向：集成电路设计与测试。