常建强,王 论, 白一喆
(1.大连双骥科技发展有限公司;2.大连三川建设集团股份有限公司;3.大连中集物流装备有限公司,辽宁 大连 116000)
浅谈如何优化设计降低阴影遮挡对光伏系统发电量的影响
常建强1,王论2, 白一喆3
(1.大连双骥科技发展有限公司;2.大连三川建设集团股份有限公司;3.大连中集物流装备有限公司,辽宁大连116000)
摘要:本文从阴影遮挡对晶体硅组件的影响、对阵列的影响,以及如何优化设计来避免和降低阴影遮挡影响三方面来讨论。
关键词:阴影遮挡;光伏系统发电;优化设计
国内目前多晶硅电池组件使用率比较高。
我们先来看下单块电池组件的一片电池片在不同程度受阳光遮挡后,对整个组件的输出功率影响。
测试组件:京瓷KD135GH一2PU光伏组件(一种组件含三个旁路二极管,一种组件不含旁路二极管),含有6×9=54片电池片。
测试条件:将组件中的一个电池片从无遮挡到100%遮挡。
采用54片电池片串联的组件,其有3个旁路二极管。实验检测在有旁路二极管和没有旁路二极管两种组件,对一片电池片进行不同程度的阳光遮挡时的组件输出功率。
实验结果及小结:单一电池片受阴影遮挡比较小的情况下,不管组件是否含有旁路二极管,对整个组件输出功率的影响也比较小。但在电池片受阳光遮挡超过35%左右,含有旁路二极管的电池组件,电池片受遮挡面积不管增加多少,其输出功率几乎没有变化。
对光伏组件进行串联平铺及并联平铺两种方式布置,然后采用水平阴影遮挡与垂直阴影遮挡两个不同方面逐渐遮挡,对阵列输出功率进行测试。
串联实验实验方法:(1)时间:2月22日11:00-13:00;天气:晴朗;方式:将5块135W光伏组件(I~V)串联平铺于无遮挡空旷地带。(2)将组件测试仪与光伏组件连接,稳定0.5h后开始测量。
表1 串联实验序号表
组件横放,对电池片进行纵向依次编号,按照表1中的实验序号来进行垂直和水平遮挡实验。最终得出实验结果。
串联实验结果及小结:由于旁路二极管的存在,在水平遮挡时,遮挡电池组件同一旁路二极管的电池片(表1中第1、2行为一个旁路二极管线路),对于组件的影响等同。在垂直遮挡时,由于当遮挡到第三个电池片后(遮挡到整个组件的两路旁路二极管线路),整个组件的输出功率就达到最低值。
并联实验实验方法:(1)时间:5月19日11:00-14:00;天气:晴朗;方式:将10块光伏组件分成两组串联,每组5块,然后将两组串联后的组件再并联连接,平铺于无遮挡空旷地带。(2)将太阳能光伏组件测试仪与光伏组件连接(五串两并),稳定0.5h后开始测量。实验并联并按照表二的顺序进行测试。测试得出不同情况下的P-V特性曲线图。实验最终功率输出的数值记录在表2中。
并联实验结果及小结:在同一串联线路中,任何位置的单一组件遮挡,对整体输出功率影响是相同的。遮挡了两块以上串联在一路的组件,不管什么位置,此路组件对整个阵列的输出贡献率几乎为零。但如果遮挡了两块在不同串联电路中的组件,那么阵列的P-V曲线为两个阵列的P-V曲线叠加。并联线路遮挡两块以上的组件,该条串联线路对于阵列的最大功率(由于串联线路的输出电压降低太多,功率影响仅在低压范围内)几乎没有贡献。
表2 串联实验结果
3.1花架等条状或垂直遮挡
在BAPV实际工程中,有些建筑屋顶花架承重无法满足阵列的承重要求,但又只能在花架放置阵列。对于这种长距离条形的阴影遮挡的可以从两方面进行设计。
例如笔者所设计的一个20Wk并网系统。阵列布置首先考虑到避开立柱,将阵列分成3个30×245Wp的方阵。考虑花架为南北向,所以组件安装方式南北竖向安装。同时,根据逆变器MPPT范围,每个方阵采用一台2路输入,每路都带有MPPT功能的8kW逆变器。
类似屋顶有单一框架梁,管道等成条状形在阵列上空遮挡,或者在阵列前方有垂直遮挡的项目,可以按照此案例思路来降低阴影遮挡对方阵的影响。
3.2女儿墙等阴影遮挡
一项目屋顶幕墙包边,女儿墙与基础的高度差在1100mm以上,而女儿墙与基础的距离在600mm以下。如果不进行优化设计,整个阵列会严重到几乎无法发电。
笔者设计时将支架将加高520mm后移300mm。另外尽量采取组件水平横向安装,并且上下两行组件进行分成不同串联路进行接线。类似这样在阵列前横向阴影遮挡的项目,可以采取抬高支架,将组件水平布置,并且将阵列最低行组件进行串联设计。从而将阴影遮挡范围控制在单一电池板的连接同一旁路二极管的线路,以及同一串联组件线路中,将功率影响降低到最小。
3.3大型阴影遮挡
这种情况,一般有裙楼等不可避免大面积阴影遮挡,可以采用将遮挡部分串联一路,并且采用尽可能多MPPT控制路数的逆变器,从而保证系统整体功率输出的最大化。
在光伏发电系统中,尤其是晶体硅组件,输出功率受阴影遮挡影响很大。所以在工程中,应选取含有旁路二极管的组件,含有多路MPPT控制的逆变器。并且尽量根据阴影遮挡的方向和大小,调整组件的朝向以及阵列的串并联方式。这样通过一系列的设计可以将系统的输出损失降低到最低,提高系统效率。